大疆高级AI芯片架构工程师（建模）

In this role, you will work with architect, hardware and software engineering groups to provide accurate performance modeling of the next-generation inter-chip network architecture for high-performance AI chip and AI network. * Identifies the challenging problems, and evaluate various architectural solutions for the next-generation of network for AI chip and AI Super Pod. * Gets strong influences on future AI products by advanced architecture and evaluates the new architecture with performance modeling using C, C++, SystemC or other high level description languages. * Provides solid and accurate modeling result and influence the direction of next generation of AI networking. * Focus in the domain of AI chip to chip interconnect subsystem, Scale-up Switch chip, C2C link, and etc. * Participation in defining the micro-architecture of key subsystem. * Works closely with design, software, system, and verification team for the final success of products.

1. 负责芯片N代平台AI全栈能力管理，统筹AI相关硬件、软件模块的整体管控工作，牵头对接伙伴团队，建立高效的跨团队协作机制，保障各项研发、落地工作无缝衔接、稳步推进。 2. 把控端侧AI功能落地质量，紧盯性能、功耗核心指标，牵头优化AI特性实施方案，攻克软硬件适配难题，确保端侧AI功能达成最优能效表现，实现产品体验与技术指标双达标。 3. 主导中长期平台技术规划，结合行业AI发展趋势与产品战略，科学规划N+1、N+2代芯片平台的AI技术路线，布局关键核心技术，保证平台技术储备贴合未来AI发展需求，筑牢技术竞争力。 4. 规划高价值技术预研项目，深度调研前沿AI技术与芯片研发方向，筛选、立项具备长期价值的预研课题，制定合理的研发推进计划，统筹调配研发资源，实现资源高效利用，避免无效投入。 5. 跟进AI领域技术迭代、竞品动态与行业需求，及时优化平台技术方案，解决AI研发及落地过程中的重难点问题，助力芯片产品持续保持技术领先性。

1、对芯片架构及PPA分析评估，保证芯片设计指标可达成性； 2、协同软件算法团队和芯片团队，将目标模型算法映射到芯片架构上，实现软件算法和芯片的深度融合优化； 3、参与端侧AI推理芯片的架构定义，包括vector、tensor、内存系统、互联总线架构、功耗等核心模块设计开发； 4、针对transformer架构大模型的特点，优化NPU处理器指令集，数据pipeline和并行计算能力。

1、跟踪NPU/GPGPU等产品和技术架构的最新技术演进动态，分析端侧AI业务系统需求，结合自研AI芯片架构，完成系统软件方案设计及相关文档输出； 2、负责自研AI芯片系统软件栈的设计开发工作，包括bootrom、bootloader、linux、外设、存储等系统适配和设备驱动开发； 3、参与大模型的分析拆解工作，和硬件工程师配合完成算子的高效设计和部署工作；参与性能分析及pipeline流水的优化工作，配合硬件完成PPA的优化工作； 4、负责参与NPU模拟器架构设计和开发工作，参与架构设计并完成模拟器的持续完成优化工作，完成NPU架构性能评估。