大疆高级AI芯片架构工程师（建模）
任职要求
1. 5年以上芯片建模、仿真或架构分析相关经验，有NPU/GPU/TPU等相关项目经验者优先； 2. 深刻理解芯片架构、存储系统、并行计算等原理，具备系统级…
工作职责
1. 负责自研NPU芯片的系统级、微架构级建模与仿真平台的设计与实现； 2. 主导NPU架构的性能、功耗、带宽等多维度建模分析，支持架构设计空间探索与优化； 3. 结合业务需求，建立高效、可扩展的建模工具链，推动软硬件协同设计； 4. 跟踪业界前沿建模技术，推动建模方法和工具的持续创新。
1. 主导面向ToB行业（如AI手机厂商、智能汽车Tier1/主机厂等）的多模态交互系统整体架构设计，制定可扩展、高性能、低延迟的技术方案。 2. 深度参与客户需求分析，抽象行业共性问题，构建标准化、模块化的交互算法平台，支持多客户、多终端快速适配。 3. 负责核心交互链路的设计与优化，包括但不限于：端云协同语音识别与合成、多轮对话管理、视觉-语言跨模态理解、情境感知建模、用户意图预测与个性化响应。 4. 推动算法在资源受限设备（如车载芯片、手机SoC）上的高效部署，兼顾精度、功耗与实时性。 5. 牵头关键技术攻关，评估并引入大模型（LLM）、多模态基础模型（Multimodal Foundation Models）等前沿技术在交互场景中的应用路径。 6. 协同产品、硬件、OS、云服务及客户工程团队，确保技术方案从概念到量产的高质量交付。 7. 输出面向客户的架构白皮书、技术提案及标杆案例，支撑售前技术交流与生态合作。
1、对芯片架构及PPA分析评估，保证芯片设计指标可达成性； 2、协同软件算法团队和芯片团队，将目标模型算法映射到芯片架构上，实现软件算法和芯片的深度融合优化； 3、参与端侧AI推理芯片的架构定义，包括vector、tensor、内存系统、互联总线架构、功耗等核心模块设计开发； 4、针对transformer架构大模型的特点，优化NPU处理器指令集，数据pipeline和并行计算能力。
1、跟踪NPU/GPGPU等产品和技术架构的最新技术演进动态，分析端侧AI业务系统需求，结合自研AI芯片架构，完成系统软件方案设计及相关文档输出； 2、负责自研AI芯片系统软件栈的设计开发工作，包括bootrom、bootloader、linux、外设、存储等系统适配和设备驱动开发； 3、参与大模型的分析拆解工作，和硬件工程师配合完成算子的高效设计和部署工作；参与性能分析及pipeline流水的优化工作，配合硬件完成PPA的优化工作； 4、负责参与NPU模拟器架构设计和开发工作，参与架构设计并完成模拟器的持续完成优化工作，完成NPU架构性能评估。
1，参与自研AI 芯片驱动测试开发工作，包括自研AI芯片的User mode驱动和Kernel Mode驱动等 2，负责设计和执行自动化测试方案，包括AI芯片稳定性、虚拟化、压力、功耗测试等等。 3，参与客户对接，梳理客户需求和场景，提升内部测试覆盖和能力。 4，在跨功能团队合作中，与硬件和软件工程师协同工作，解决处理器、稳定性和性能等技术问题。 5，评估新兴技术和测试方法在现有测试流程中的应用潜力，进行技术预研和推广应用。 6，推动产品质量和交付标准的制定，推动整体交付流程建设。