logo of mi

小米SOC软件工程师(能效方向)

社招全职8年以上W3946地点:上海 | 西安状态:招聘

任职要求


1、计算机、通信、电子、自动化或数学等相关专业本科及本科以上;
2、熟悉数据结构算法,熟悉软件设计模式,精通C/C++编程,熟悉JAVA/python等;
3、熟悉一种或几种SOC平台,8年以上能效领域开发和设计工作经验;
4、对芯片SOC有深入的理解,具有软硬件垂直优化经验;
5、熟悉系统能效优化方法和工具,熟悉能效评估模型。

工作职责


1、负责SOC能效领域竞争力规划工作,完成关键技术预研、分析和设计工作;
2、负责能效领域的业界洞察和探索工作,完成能效领域长期技术规划。和学术界建立联系,引导学术界持续长期投入。
包括英文材料
数据结构+
算法+
设计模式+
C+
C+++
Java+
Python+
SOC+
相关职位

logo of vivo
社招4-10年研发类

职位一: ​1、 负载资源调度相关性能问题优化,包括cpu、内存、io资源调度等问题; ​2、负责拆解性能各种链路,并且对其进行优化,保障在Android框架流程链路的领先性; ​3、负责规划设计cpu调度算法进行优化或者优化Android框架资源管理; ​4、疑难性能问题进行攻关突破。 ​​

更新于 2025-03-05
logo of mi
校招

1. 负责linux内核内存管理方向行业技术洞察; 2. 分析拆解中低端机型内存性能问题; 3. 基于问题设计相应的优化方案,并以专项的形式落地; 4. 设计、实现和优化 HyperOS系统内核调度器,完成系统调度器的开发优化工作。 【课题名称】 Linux内核调度/内存优化 【课题内容】 1、分析和优化HyperOS内核调度器的性能,提高系统的响应速度和吞吐量;优化任务调度延迟; 2、熟悉 ARM微架构,优化和设计内核调度,提高SOC系统能效; 3、跟踪和解决内核调度器相关的问题,包括死锁、优先级反转以及稳定性问题; 4、针对HyperOS内存管理器在中低端机型遇到的痛点问题,从软硬件融合、精细化内存管理等方向进行优化,提升用户体验。

更新于 2025-06-26
logo of oppo
社招8-15年SOFTWARE

一、软件技术规划专家 — OS方向 主导智能手机操作系统(OS)的技术规划与架构演进,构建高性能、安全可靠、体验领先的OS技术底座,并推动跨终端OS生态协同,支撑公司终端产品全球竞争力提升: 1、OS技术战略规划:洞察全球操作系统技术趋势(Android/AOSP/Linux/RTOS/微内核等),制定3-5年OS技术路线图,定义关键子系统核心技术竞争力(如内核调度、安全架构、跨端互联、分布式多媒体、图形、AI等子系统) 2、OS-软硬协同规划:联合芯片团队,主导OS对新型硬件能力(CPU/NPU/GPU)的底层支持与性能调优规划;设计硬件抽象层(HAL)标准化方案,降低多芯片平台、多OS形态适配与维护成本 3、跨端OS技术整合:设计手机与IoT/车机/XR设备的OS协同架构(分布式软总线、多端任务迁移);主导跨端安全互联协议、数据互通框架、跨端AI等技术等标准化 4、OS逆向工程分析:主导OS核心架构及各子系统逆向工程分析(iOS、Android、RTOS、Linux等),详细拆解关键OS子系统能力,为OS技术规划提供技术竞争参考 二、软件技术规划与合作专家 — 芯片方向 负责智能手机芯片平台的前沿技术规划、软件生态合作及跨部门技术协同,推动芯片与系统软件的深度整合,打造高性能、低功耗、差异化的终端产品竞争力: 1、技术趋势洞察与规划:跟踪全球芯片技术(SoC/AP/ISP/NPU等)发展趋势,分析其对智能手机软件架构的影响;主导芯片平台的软件技术路线图制定,定义关键能力(如AI算力调度、能效优化、异构计算等) 2、芯片-软件协同设计:深度参与芯片选型与定义,确保硬件特性与系统层(驱动/Kernel/框架)的协同优化;推动芯片厂商(如高通、联发科、自研芯片团队)与内部软件团队的联合技术攻关 3、生态合作与资源整合:建立并维护与芯片厂商、IP供应商的战略合作关系,主导技术合作项目落地;整合芯片层能力(如AI引擎、安全模块、图像处理单元)至上层应用生态 4、技术竞争力构建:主导芯片平台性能、能效、稳定性等核心指标的软件优化方案,形成技术壁垒;探索创新场景(如端侧大模型、实时渲染、传感器融合)的芯片-软件协同方案 5、跨部门协同与赋能:联动硬件研发、系统开发、产品规划团队,确保技术规划与产品需求对齐;输出芯片技术白皮书、开发者指南,赋能内部团队及生态合作伙伴

更新于 2025-09-10
logo of thead
社招7年以上技术-芯片

1. 从功耗的维度参与软硬件协同策略和芯片总体架构方案设计 2. 负责芯片功耗场景的分析和定义,完成芯片总体功耗目标的制定,并将总体目标分解至各个子系统 3. 设计SoC低功耗架构,包括供电架构(Voltage domain, Power rail和Power domain)和Power Sequence,从PMIC到IP级的电源网络方案,Thermal方案,DVFS方案,Clock domain,以及不同层次的Clock gating方案等 4. 定义SOC和每个子系统的Power state,唤醒方案,以及相应功耗指标 5. 构建SoC层面的性能和功耗仿真平台和验证模型,负责芯片关键功耗场景的环境搭建、仿真验证、功耗测试及结果分析,指导优化算法和前端RTL设计 6. 根据功耗仿真与测试等结果,与软件和硬件团队合作,优化微架构和软硬件策略,提升芯片能效 7. 了解边缘AI芯片技术和性能/功耗优化技术的最新进展,探索新的性能/功耗方法学

更新于 2025-08-27