小米SOC芯片设计工程师（低功耗方向）
社招全职3年以上V3364地点：西安 | 上海状态：招聘
任职要求
1、微电子，计算机，电子，通信，自动化相关专业本科及以上； 2、有3年以上数字电路设计经验，能使用verilog/systemverilog进行电路设计； 3、对数字设计流程有一定了解，对相关EDA工具（VCS，DC，PTPX等）有一定掌握； 4、有以下经验者优先： a. 对低功耗设计方法学有了解； b. 有功耗仿真经验； c. 有电路PPA优化经验； d. 有PMU/CRG/低功耗控制IP方面设计经验； e. 有ARM/ARC/RISCV相关轻量级处理器设计经验。
工作职责
1、参与SoC低功耗整体策略制定与系统设计方案分析； 2、负责低功耗系统框架下全系统状态控制、调频调压、底层温控等技术方案设计开发； 3、负责SoC启动、MCU小系统控制、功耗建模等技术方案设计开发； 4、负责全芯片时钟复位方案设计交付、特殊实现与关键IP技术迭代； 5、支撑EDA/EMU/FPGA验证、IP/子系统功耗优化迭代与回片闭环。
包括英文材料
相关职位
社招5年以上Z8228
1. 负责系统级低功耗验证； 2. 独立制定验证计划，根据芯片设计规格书，编写Feature，规划Testcase； 3. 独立搭建、完善验证平台，编写对应testcase，独立完成芯片验证工作； 4. 独立发现并定位设计缺陷。
更新于 2023-02-21
社招7年以上B5088
1. 参与&负责芯片低功耗方案设计； 2. 参与&负责芯片工作模式定义及设计； 2. 参与&负责芯片电源域架构/电源管理控制分析设计； 3. 参与&负责芯片时钟复位架构分析设计； 4. 参与&负责芯片场景功耗，漏电，IP子系统功耗仿真分析； 5. 参与&负责关键子系统能效分析。
更新于 2023-02-13
社招8年以上芯片序列
岗位职责： 1. 负责制定SOC整体时钟复位和功耗管理方案，并指导各个子系统完成时钟、复位和低功耗相关的具体实现 2. 负责PLL等关键IP的评估、选型和交付质量管控 3. 参与设计、验证及实现环节的技术评审，协助解决研发过程中的关键技术问题。 4. 支持软件调试与芯片回片测试，保障芯片顺利落地。
更新于 2025-10-09
社招3年以上V5278
1．先进工艺DLL/FLL/自适应时钟/高速无毛刺时钟切换/Clock Stretching/低功耗ICG等定制电路设计； 2．先进工艺各种PVTA sensors设计； 3．先进工艺Timing Sensor/Critical Path Monitor电路设计； 4．先进工艺可门控打拍同步器，异频同步器设计； 5．先进工艺 onchip LDO 设计； 6．先进工艺 onchip Power Switch设计； 7．先进工艺 Pulse Latch 设计； 8．先进工艺大压差高性能Level Shifter，低功耗Power Gating Cell的设计； 9．先进工艺PPA优化定制电路设计。
更新于 2023-06-06