小米新业务部-芯片物理设计工程师
任职要求
工作内容： 1.完成SOC芯片从网表到GDS的物理设计全流程 2.负责达成设计的性能，功耗，成本目标 3.负责芯片投片前各项signoff检查 4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益 任职资格： 1.微电子、计算机等相关专业硕士及以上学历 2.三年以上芯片物理设计经验，有高性能或低功耗产品成功量产经历。3.掌握Verilog语言，静态时序分析概念清晰4.熟练使用一种布局布线工具，Innovus或ICC2 5.熟悉一种脚本语言，tcl，perl，或python 6.具有良好的沟通与组织协调能力
工作职责
工作内容： 1.完成SOC芯片从网表到GDS的物理设计全流程 2.负责达成设计的性能，功耗，成本目标 3.负责芯片投片前各项signoff检查 4.负责先进工艺的导入，挖掘工艺演进带来的PPA收益 任职资格： 1.微电子、计算机等相关专业硕士及以上学历 2.三年以上芯片物理设计经验，有高性能或低功耗产品成功量产经历。3.掌握Verilog语言，静态时序分析概念清晰4.熟练使用一种布局布线工具，Innovus或ICC2 5.熟悉一种脚本语言，tcl，perl，或python 6.具有良好的沟通与组织协调能力
1. 配合算法部门进行定点化及资源、架构优化，对交付的4/5G通信IP的定点化算法进行芯片架构设计及后续RTL设计和IP交付 2. 确保前端交付的各项质量检查 3. 和验证等团队协作，完成功能及时序验证 4. 和中后端团队协作，完成通信IP的物理实现及交付 5. 与其他团队合作，完成功耗、面积、性能的评估。 6. 支持软件等相关团队完成FPGA&post silicon的测试及量产工作。
1. 配合算法部门进行定点化及资源、架构优化，对交付的4/5G通信IP的定点化算法进行芯片架构设计及后续RTL设计和IP交付 2. 确保前端交付的各项质量检查 3. 和验证等团队协作，完成功能及时序验证 4. 和中后端团队协作，完成通信IP的物理实现及交付 5. 与其他团队合作，完成功耗、面积、性能的评估。 6. 支持软件等相关团队完成FPGA&post silicon的测试及量产工作。
1) 从事终端开发中跟RF射频相关的软件设计、开发、调试、校准综测等工作； 2) 负责RF driver的编码、校准、调试等工作，包括射频时序配置、通路配置、校准算法实现、射频功能及性能测试、功耗优化等； 3) 负责与物理层软件联调，完成 RF 和 Modem 接口的开发调试工作等； 4) 负责终端设备的RF工厂综测、校准等环节，并分析解决相关问题； 5) 负责对生产和客户遇到相关问题提供支持；
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、参与AI加速芯片软件栈研发，包括芯片Firmware/驱动/工具的开发与测试； 2、参与AI加速芯片的架构与性能分析，软硬协同设计和验证，基于可编程接口进行算子用例开发； 3、参与GPGPU/NPU/CIM新技术架构和新产品的调研分析； 4、参与C2C/D2D等高速接口的调试/测试，包括SDK和相关工具开发和调试。