小米顶尖应届 - 存储侧处理器架构工程师-芯片
任职要求
1、精通计算机体系结构核心理论（流水线/缓存/多核一致性），熟悉RISC-V/ARM/x86微架构设计； 2、熟练使用Verilog/Chisel，掌握Gem5/VCS等工具链，有RTL设计或芯片流片经验者优先； 3、顶会论文（ISCA/MICRO等）或开源项目经历，具备系统级思维和颠覆性创新意识优先； 4、在以下至少一个方向有深度研究： a,高性能计算（GPU/NPU加速器）； b,内存系统（Cache一致性/存算一体）； c,能效优化（近阈值计算/DVFS）； d,安全架构（TEE/侧信道防护）； 5、 具有较强英文文献阅读能力，能够熟练撰写高质量技术报告； 6、 具有良好的沟通能力和语言表达能力、具有较强的学习和研究能力。
工作职责
1、参与或主导多核形态探索及缓存微架构及替换算法研究，并进行相关性能、功耗等论证； 2、参与缓存系统RTL设计与系统级调优；
1. 收集并分析典型端侧AI应用场景（如拍照录像、Agent、LLM等）的神经网络模型； 2. 选取典型端侧AI应用场景进行系统级软硬件联合验证； 3. 设计轻量化、高能效的NPU微架构，确定计算单元、控制单元、片上缓存等模块的整体架构方案； 4. 构建指令集及控制机制，支持灵活的操作控制与资源调度； 5. 设计多任务调度机制，支持边缘推理任务的优先级分配与资源共享。 【课题名称】 端侧高效推理NPU架构优化技术研究 【课题内容】 1. 结合端侧设备的功耗、面积和实时性限制，探索轻量化、高能效的NPU微架构设计； 2. 针对常见深度学习算子（卷积、矩阵乘法、注意力机制等）进行硬件友好的重新设计与加速策略研究； 3. 优化片上存储结构（如SRAM/BRAM）以支持高效的数据调度和多任务并行处理； 4. 构建高效的DMA调度机制与片外内存访问控制策略，减少数据传输瓶颈； 5. 研究端侧NPU多任务协同下的推理调度策略，支持任务优先级、时间片切换等机制。
1. 研究多个AI存储技术方向，行业进展状态，落地计划； 2. 根据产品设计需求，给出相应的解决方案。 【课题名称】 AI存储芯片研究 【课题内容】 1. 研究多个AI存储芯片方向，包括Wide IO、PIM、存算一体芯片、AI加速芯片，各个方案的评估和设计实现； 2.研究端侧AI需求，给出相应的解决方案。
构建linux内核低延迟，包括调度、内存、IO、通信低延迟，支撑HyperOS万物互联流畅体验。 1. 测量HyperOS用户常规/重载场景时延，时延分解，建立最优体验时延标准； 2. 借鉴RTOS系统实时性原理，优化linux内核时延。 【课题名称】 HyperOS系统低时延技术研究 【课题内容】 操作系统低延迟优化
1. 负责探索以及分析linux内核业界高价值技术，并进行专项预研; 2. 参与当前内核业务的底层性能瓶颈分析，并进行针对性方案设计; 3. 负责内核内存管理，进程调度, 文件系统等核心模块的Feature 开发，性能优化，技术方案review。 【课题名称】 Linux内核优化 【课题内容】 聚焦Linux内核三大领域: 调度, 内存, 存储, 通过业界先进技术探查, 针对痛点问题设计方案等措施, 改善小米HyperOS的性能基础体验。