小米顶尖应届-模拟芯片设计（高速接口）工程师-芯片
校招全职地点：上海状态：招聘
任职要求
1.微电子、集成电路、电子工程等相关专业博士研究生，有SerDes或高速链路相关项目经历优先； 2.扎实的模拟电路设计基础，深入理解运放、比较器、带隙基准、LDO等基本模块； 3.具备以下至少一项的独立设计与流片经验: -高速TX Driver/Pre-Driver/FIR均衡电路 -高速CTLE/VGA/DFE模…
登录查看完整任职要求
微信扫码，1秒登录
工作职责
1.参与ADC-DSP架构SerDes收发机的整体架构定义与指标分解，与数字/DSP团队协同完成系统级性能目标； 2.负责高速SerDes PHY中模拟前端(AFE)电路的设计与验证，包括但不限于CTLE、VGA、ADC及其辅助电路设计； 3.完成SerDes通道前端的时钟方案设计，包括CDR环路中的模拟部分(VCO、Phase Interpolator、Charge Pump等)； 4.负责发送端(TX)模拟电路设计，包括TX Driver、Pre-Driver的驱动能力与回波损耗优化； 5.设计与优化TX端FIR均衡器的模拟实现，确保多Tap抽头系数的精度、线性度及PVT稳定性； 6.进行电路级与系统级混合仿真(MATLAB/Verilog-A/Spectre)，评估BER、Jitter、SNDR等关键指标； 7. 与版图工程师紧密合作，确保高速信号路径的寄生优化与匹配性设计； 8.支持芯片从流片到量产阶段的测试调试，定位并解决硅片问题(Silicon Debug)； 9. 跟踪先进工艺节点(7nm/5nm/3nm及以下)下模拟电路的设计挑战与技术趋势。
包括英文材料
Cadence+
https://www.youtube.com/user/CadenceDesign
Cadence is a pivotal leader in electronic systems design, building upon more than 30 years of computational software expertise.
相关职位
校招
1. AI+EDA工具链整合:调研并集成主流EDA工具(Cadence/Synopsys)与AI Agent框架，搭建自动化仿真-优化闭环流程； 2.电路自动优化设计:针对LDO、DCO、ADC/DAC等模拟IP，开发参数自动扫描、性能指标自动评估与优化算法，实现设计收敛效率提升； 3.知识库建设:将设计评审、仿真数据、流片经验、测试结果等结构化沉淀，构建可检索、可复用的设计知识库； 4.方法学探索:跟踪AI辅助电路设计前沿(LLM for EDA、生成式设计等)，输出方法论与工具原型； 5. 跨团队协作:与设计、验证、测试团队协同，推动AI工具在实际项目中落地验证。
更新于 2026-07-13上海
校招
1.负责DSP based Serdes系统的数学建模和架构分析； 2.负责算法设计、仿真，保证系统整体性能； 3.配合模拟设计、数字芯片设计和验证工作，落实算法设计方案； 4.配合芯片测试，提供测试需求，参与问题定位。
更新于 2026-07-13上海
校招
1、负责6G 无线AI方案设计，开展6G 无线AI算法研究； 2、进行算法仿真和仿真工作； 3、撰写 6G无线AI相关专利与技术提案，向 RAN1 等推动技术标准制定。
更新于 2026-07-08北京
校招
1、6G无线通信技术研究：进行6G移动通信新特性如大规模天线、天地一体、通感一体、无线AI等技术的研究，包括解决方案设计，知识产权保护等； 2、6G仿真平台和原型机开发：通过链路级仿真、系统级仿真、原型机开发等手段验证6G研究成果的有效性和可行性； 3、6G无线通信标准推动：参加国际和国内的6G标准制定和讨论，包括3GPP，IMT2030，ITU-R等国内外标准组织，进行提案撰写，标准化参会讨论等工作，推动6G研究成果被3GPP标准采纳。
更新于 2026-07-08北京