平头哥平头哥-PCIe设计专家-上海
任职要求
5年以上ASIC/FPGA经验，并满足以下一个或多个方向： 1. 熟悉PCIe/CXL协议，包括物理层，数据链路层和协议层相关协议，有相关开发经验者优先； 2.有实际PCIe/CXL的流片经验,包括芯片回片的bring-up以及在FPGA/EMU上的软硬协…
工作职责
1. 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求； 2. 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试； 3. 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；
1. 根据SOC整体需求, 评估和提供PCIe子系统设计指标，并集成相应的PCIe子系统，适配高性能计算芯片整体PPA以及虚拟化需求； 2. 负责PCIe/CXL协议桥， PCIe/CXL controller以及DMA等模块的微架构文档和代码开发工作，和其他团队协作，完成功能设计/验证/时序优化以及post silicon的测试； 3. 完成端到端设计交付工作，包括但不限于vcs/lint/cdc/rdc以及FPGA/EMU平台的测试支持；
In this role, you will work with software and hardware engineering groups to define the cutting edge of next-generation AI SOC chips for high-performance computing platform in Data Center. · According to SOC architecture, evaluate PCIE subsystem feature requirement include but not limited to PCIE protocol/PPA improvement/SRIOV virtualization etc. · As the PCIE subsystem IP owner, integration and glue logic RTL development for various of complex SOCs, high quality IP deliver with clean Lint/cdc/rdc and timing closure. · Strong problem solving and solution for PCIE design and IP integration, work together with DV owner and Emulation to cover PCIE related features. · Participate in post silicon bring up and PCIE related issue debug.
1.负责PCIe PHY（pcs + pma）交付、集成，包括PHY选型评估、质量评估、lin、cdc、rdc清理， 配合验证人员进行PHY相关的验证。 2.负责PCIe PHY (pcs + pma)回片测试支持。
1. 参与高速接口系统(PCIe/UCIe/Ethernet等)需求分析及Spec定义 2. 负责高速接口系统微架构定义及设计方案，并完成RTL交付，完成Lint/CDC等质量检查 3. 负责高速接口系统PPA及时序分析和优化 4. 配合上下游完成芯片验证、后端迭代、底软调试、回片测试等工作