平头哥平头哥-芯片后端设计专家-深圳
任职要求
BS or MS of EE, 5+ years of experience with the whole RTL2GDS process
* Understanding the state-of-the-art of processing node, custom lib and optimizations
* State-of-the-art experience with CTS and power grid planning, power integrity is a plus
* Experience with relatively large designs (>10m flops) on advanced process nodes and optimization methodology toward top performance and low power
* Unde…工作职责
As a member of the PD team, you will build the next generation networking SoC in advanced process. You will drive the backend flow through the entire RTL2GDS process including floor planning, P&R, timing, PI, and sign-offs. You will also conduct PPA optimization. You responsibilities include, but not limited to: * Build backend flow on state-of-the-art processing node * Create SPECs for PD sign-off * Work closely with architecture and design team to optimize PPA * Floor planning, design synthesis, equivalence checks, partitioning, IO assignment and IP integration, CTS and power grid, P&R , timing closure, power analysis etc. * Design and timing ECOs and sign-offs
1. 根据芯片Cache Hierarchy架构实现各级Home Node和cache，实现Cache Coherence协议。 2. 根据芯片NoC架构，实现NoC互联，包括Router、CHI Interface、CHI Network Layer、网络拥塞控制（例如Cbusy机制等）。 3. 根据芯片跨片架构协议，实现芯片的跨片通信，包括跨片组包、解包，调度等电路功能。 4. 根据前端微架构和数据流，协同后端PD（物理设计），从前端RTL微架构到网表，提出收敛方法，拉通前后端，负责收敛整个Cache Coherence和NoC 子系统的高速电路时序，获得最优的性能。
1. 根据芯片Cache Hierarchy架构实现各级Home Node和Cache，实现Cache Coherence协议。 2. 根据芯片的Cache Hierarchy架构，设计Cache Coherent Home Node 微架构，并且作为Box Owner，能够把控分解各个微架构组件的交付节奏和实现方式。 3. 和Home Node实现团队协力合作，拉通整个Nome Node的代码交付。 4. 根据前端微架构和数据流，协同后端PD（物理设计），从前端RTL微架构到网表，收敛Home Node Timing。
1、负责公司芯片项目的前端/后端验证，主要关注SoC和系统验证、场景分析、验证策略制定、软硬件协同验证； 2、负责拉通软件、工具链、设计与验证的协同工作。
1. 全芯片的CRG 设计，考虑DFT 控制接管需求，负责SDC交付，并参与芯片bootup 流程设计。 2. Memory compiler维护，memory instance PPA选型，使用和集成。 3. IP的配置, 尤其是CPU, CMN, PCIe, DDR等复杂模块的时钟，reset, 接口及memory 配置。 4. Synthesis flow维护，关键模块PPA优化，全芯片netlist 交付。 5. Formal flow 维护，formal检查，网表ECO实现。 6. 对芯片profile点负责，全芯片flatten SDC 交付，协助STA 完成timing signoff。 7. 功耗优化和仿真，基于芯片各种功耗场景（IDLE/TDP/Maxpwr）提供PTPX的功耗仿真数据，支持emulation的功耗仿真和post-silicon 功耗correlation 分析。 8. 低功耗设计, AVS/DVFS，UPF 交付, MVRC/VCLP check。