平头哥平头哥-边缘AI芯片SoC架构师-上海
任职要求
1. 电子工程，计算机等相关专业硕士及以上学历 2. 芯片相关方向工作经验8年以上，负责过至少一代芯片的SOC系统架构设计，产品成功商用 3. 熟悉总线，内存，DMA，互联等相关原理和设计，熟悉数字前端设计流程，熟悉使用芯片PPA评估基本EDA工具 4. 有AI推理芯片设计经验者优先；对CNN/LLM/Transformer等AI网络结构以及相关芯片优化支持有经验者优先；对内存系统/总线/缓冲/chiplet等某一领域有深刻理解者优先 5. 优秀的创新能力 6. 良好的口头和书面表达能力，包括英文读写能力 7. 良好的沟通能力，团队合作意识强
工作职责
1. 承接产品和市场需求，分解到芯片产品定义规格书，并进行相关系统架构设计，输出SOC上层和详细系统架构（包括计算系统，控制系统，内存系统，总线，互联接口，电源控制，功耗/面积/封装约束等） 2. 负责芯片SOC层面的架构/微架构设计，包括时钟、电源域、互联接口、总线优化、MMU，片上内存包括系统缓冲和一致性等设计，性能/功耗/面积优化和评估，相关领域的竞品分析，竞争力分析等 3. 负责芯片的封装选型和路标策略（比如chiplet方案） 4. 负责三方SOC层面的IP评估和选型 5. 联合相关团队，构建SOC层面的性能和功耗仿真和验证模型，支持芯片设计和验证
1. 从功耗的维度参与软硬件协同策略和芯片总体架构方案设计 2. 负责芯片功耗场景的分析和定义，完成芯片总体功耗目标的制定，并将总体目标分解至各个子系统 3. 设计SoC低功耗架构,包括供电架构（Voltage domain, Power rail和Power domain）和Power Sequence，从PMIC到IP级的电源网络方案，Thermal方案，DVFS方案，Clock domain，以及不同层次的Clock gating方案等 4. 定义SOC和每个子系统的Power state，唤醒方案，以及相应功耗指标 5. 构建SoC层面的性能和功耗仿真平台和验证模型，负责芯片关键功耗场景的环境搭建、仿真验证、功耗测试及结果分析，指导优化算法和前端RTL设计 6. 根据功耗仿真与测试等结果，与软件和硬件团队合作，优化微架构和软硬件策略，提升芯片能效 7. 了解边缘AI芯片技术和性能/功耗优化技术的最新进展，探索新的性能/功耗方法学
1.参与SoC智能调度引擎开发，突破多核异构SoC能效瓶颈，实现设备续航提升20%-30%+； 2.研发基于AI预测模型的动态调度框架，完成CPU/NPU/GPU/DSP混合计算单元毫秒级资源切换与三维能效评估； 3.设计指令级功耗建模工具与自适应DVFS算法，提升典型用户场景10%+的能效提升； 4.深度协同澎湃芯片及小米全栈技术生态，覆盖手机/汽车/机器人等亿级设备，技术成果直通国际顶会转化通道。 【课题名称】 端侧高效整机性能&能效优化技术研究 【课题内容】 小米玄戒芯片能效优化与智能调度体系研究课题背景： 面对手机/汽车/机器人等多场景的极端能效需求，玄戒SoC芯片需突破多核异构的能效瓶颈，通过智能调度引擎与AI驱动的功耗建模技术，构建"芯片+系统+生态"的三维能效优化体系。结合澎湃系列芯片低功耗研发经验（硬件利润率≤5%原则）及AI实验室全栈技术积累，实现续航提升20%-30%+的行业领先能效比，技术成果直通国际顶会转化通道。 挑战： 1. SoC异构计算单元智能调度引擎开发 - 构建基于AI预测模型的动态调度框架，实现CPU/NPU/GPU/DSP混合计算单元的毫秒级资源切换与负载均衡。 - 设计多目标优化算法，在典型用户场景（如多模态交互、自动驾驶感知）中达成计算资源利用率与能效比的协同提升。 2. 指令级功耗建模与自适应能效调控 - 开发面向玄戒O1架构特征的指令级功耗建模工具链，建立微架构-指令-场景的三维能效评估体系。 - 研发自适应DVFS算法与异构缓存协同机制，确保在影像处理、边缘推理等典型场景下实现10%+能效增益。 3. 全栈技术生态协同优化 - 深度整合澎湃芯片家族（C1/G1/S1）的异构调度能力，构建覆盖MIUI系统、车载OS、机器人OS的统一能效优化方案。 - 设计可扩展的调度框架，支持手机/汽车/机器人等设备的差异化能效需求，推动技术方案在IEEE/ACM等顶会的成果转化。
1. 收集并分析典型端侧AI应用场景（如拍照录像、Agent、LLM等）的神经网络模型； 2. 选取典型端侧AI应用场景进行系统级软硬件联合验证； 3. 设计轻量化、高能效的NPU微架构，确定计算单元、控制单元、片上缓存等模块的整体架构方案； 4. 构建指令集及控制机制，支持灵活的操作控制与资源调度； 5. 设计多任务调度机制，支持边缘推理任务的优先级分配与资源共享。 【课题名称】 端侧高效推理NPU架构优化技术研究 【课题内容】 1. 结合端侧设备的功耗、面积和实时性限制，探索轻量化、高能效的NPU微架构设计； 2. 针对常见深度学习算子（卷积、矩阵乘法、注意力机制等）进行硬件友好的重新设计与加速策略研究； 3. 优化片上存储结构（如SRAM/BRAM）以支持高效的数据调度和多任务并行处理； 4. 构建高效的DMA调度机制与片外内存访问控制策略，减少数据传输瓶颈； 5. 研究端侧NPU多任务协同下的推理调度策略，支持任务优先级、时间片切换等机制。
1. 主导产品需求到芯片架构的全流程转化，基于产品定义规格书完成系统级架构设计，输出完整的SoC架构方案（含计算/控制/存储子系统、总线架构、电源域划分、封装策略等） 2. 负责SoC微架构设计，包含时钟树网络优化、电源域隔离策略、片上内存一致性协议设计（MESI/CC-NUMA等）、高速接口协议优化 3. 主导低功耗架构设计（DVFS/电源门控） 4. 构建系统级仿真平台，包括性能和功耗仿真模型，支持架构可行性验证和优化迭代，获得功耗/面积/性能（PPA）的最优平衡，同时支持芯片设计和系统验证 5. 开展竞品技术解构与竞争力分析，制定SoC架构差异化技术路线 6. 负责SOC架构团队的管理和人才建设，项目规划，方案制定和执行