京东芯片设计
社招全职3年以上芯片设计工程师地点：北京状态：招聘
任职要求
任职资格：
计算机、微电子、电子工程等相关专业本科及以上学历，3年以上SOC芯片设计经验（管理者5年以上）；
精通图像、蓝牙、音频、Wi-Fi等多媒体协议架构，具备异步时钟域处理能力；
熟练掌握FlexNOC互联工具，理解其架构原理与时序优化方法；
精通前端设计全流程，包括Lint/CDC/UPF/SDC…登录查看完整任职要求
微信扫码，1秒登录
工作职责
技术前瞻与分析：跟踪业界先进SOC技术发展趋势，参与芯片功能定义与关键技术规划； 芯片顶层集成：负责SOC顶层架构设计与系统集成，确保子系统互联与接口规范； 前端设计实现：主导关键模块RTL设计与交付，完成Lint/CDC/RDC检查、低功耗设计与验证（UPF）、逻辑综合及时序分析等全流程前端工作，确保高质量代码实现； 跨团队协同：为DFT、验证、物理实现等环节提供技术支持，确保设计意图在后端实现中的准确传递； 芯片调试与测试支持：参与芯片回片后的系统调试与测试验证，推动设计问题定位与解决方案落地。
相关职位
校招芯片设计
1、负责图像或视频的主客观画质测试，设计主客观测试用例并执行，评测画质效果并及时反馈相关问题； 2、与算法、工程紧密合作，牵引并推动画质效果的优化； 3、分析输出画质评测报告，对最终画质效果负责。
更新于 2025-08-19深圳
校招芯片设计
1、参与面向端侧高性能、低功耗的AI推理平台的AI编译器和仿真器的研发 2、参与包括大模型、图像增强与感知在内的各类AI模型在自研端侧异构计算平台上的部署 3、参与软硬件一体AI推理框架在端侧移动产品落地 4、进行AI推理平台上的编译优化和部署优化，充分发挥自研芯片的性能
更新于 2025-08-19上海|无锡|西安
校招芯片设计
1.负责芯片RTL to NETLIST的交付工作； 2.完成模块级的综合实现/形式化验证/时序分析/功耗仿真/ECO； 3.完成模块级的时钟约束编写； 4.完成低功耗策略的实现和验证； 5.协助前端完成芯片功耗仿真及优化等相关工作； 6.协助后端完成物理摆放以及STA时序分析和收敛工作； 7. 完成工艺评估分析，Signoff标准制定，Memory的生成/集成，Standard cell design kit的Rek等。
更新于 2025-08-19上海|无锡
校招芯片设计
1. 参与芯片数字后端设计全流程，包括布局规划、时钟树综合、布线、时序收敛、功耗优化及物理验证等。 2. 使用业界主流EDA工具（如Innovus/ICC2, PrimeTime, StarRC，Calibre等）完成芯片从Netlist到GDSII的交付。 3. 协同前端设计团队完成时序、功耗和面积（PPA）优化，确保设计满足性能要求。 4. 解决设计中的DRC、LVS、IR Drop、EM等物理实现问题。 5. 探索先进工艺节点（如7nm/5nm及以下）下的后端设计方法学与流程优化。
更新于 2025-08-19上海