平头哥平头哥-SoC Top设计工程师/专家-上海/深圳/北京/西安
任职要求
1. 至少5年成熟芯片复杂SoC设计经验，精通以下领域：CPU、GPU、PCIe、内存、网络等； 2. 熟悉SOC基础组件/SNPS IP/启动/安全/DFD/RAS等； …
工作职责
1. 针对数据中心业务需求，与相关团队合作， 设计和实现大规模SOC产品； 2. 参与SoC关键IP的选型，跟踪和评估IP需求规格和风险管理； 3. 具备强大的问题解决能力，能够解决SoC设计和IP集成、时序收敛、芯片调试和故障调试等问题； 4. 负责SOC系统方案的设计和规范文档编写。
1. 针对数据中心业务需求，与市场/架构及其他团队合作， 设计和实现业务相匹配的大规模SOC产品。 2. 完成设计流程脚本的开发。 3. 负责SOC TOP集成方案、代码交付、质量检查、Lint、CDC等。
1. RTL集成与质量检查：主导SOC集成RTL Quality Check和低功耗检查（UPF/CPF），负责SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片分区与层次设计； 2. 综合与时序收敛：主导SOC顶层设计综合与DFT/DFX（scan insert/mbist insert）及APTG、SDC约束、静态时序分析、功耗PTPX分析，推动时序风险解决与收敛； 3. 物理设计协同：与物理设计团队紧密合作，协助完成顶层布局、电源规划、时钟树（CTS）和封装要求，解决时序收敛与物理违例问题； 4. 文档编写：参与编写详细的设计规格、集成指南和验证计划等文档，支撑设计流程的标准化与可追溯性； 5. 流程优化与工艺协同：参与或主导设计流程、自动化脚本和设计方法学的改进，与相关团队协作评估工艺库，推动设计流程与工艺的协同优化。
1. RTL设计与集成：编写和集成顶层RTL代码（包含bus、ckgen、pinmux等），进行芯片级功能仿真、Quality Check、约束设计及低功耗检查（UPF/CPF）； 2. 顶层架构规划：参与SoC顶层模块集成、时钟/复位/MTCMOS架构规划及芯片物理分区与层次设计，确保架构合理性与可实现性； 3. IP集成与系统互联：集成处理器核（如ARM/RISC-V/GPU/NPU）、高速接口（如DDR/USB/PCIe/SerDes）及各类外设IP，确保系统互联（NoC/AMBA）正确高效； 4. 设计综合与验证：参与顶层设计综合与DFT、静态时序分析、功耗PTPX分析等环节，保障设计质量与性能达标； 5. 文档编写与流程优化：编写详细的设计规格、集成指南和验证计划等文档，参与或主导设计流程、自动化脚本及设计方法学的改进。
1. SoC架构定义：主导复杂SOC芯片的顶层架构设计，定义处理器子系统（CPU Cluster/GPU/NPU等）、存储层次（Cache/DDR）、高速互连（NoC/Die-to-Die）、SOC关键IP选型及芯片功耗与性能模型； 2. 技术路线规划：参与制定芯片产品多代技术发展路线图，领导前沿技术的预研与导入评估，确保技术方向的前瞻性与竞争力； 3. 规格制定与分解：将产品需求转化为详细技术规格书，并分解为各子系统（前端设计、验证、物理设计、软件、封装）的设计目标与约束，明确系统低功耗需求与性能达标任务及实现方法； 4. 核心方案决策：做出关键架构决策，包含核心选型、总线拓扑、电源域划分、safety/security架构、DFT策略等，保障方案合理性与可落地性； 5. 跨领域协同：作为技术核心，领导并协调前端设计、验证、物理设计、封装测试、系统软件及应用团队，确保架构方案高效落地并解决跨领域技术冲突； 6. 技术风险评估与攻关：识别芯片级技术风险（如性能瓶颈、功耗/热效应、信号完整性），主导解决方案制定与攻关，并与IP供应商、EDA工具商、晶圆厂及重点客户进行技术对接。