智能互联达摩院-SOC高速接口验证专家-RISC V及生态
任职要求
1. 电子，通信或计算机本科及以上学历； 2. 精通芯片验证语言、流程以及验证方法学，如SystemVerilog, UVM等；精通C/C++等面向对象语言; 3. 精通Synopsys或Cadence仿真和调试工具，熟练使用各类VIP, 比如CHI/ACE/AXI, PCIE, UCIE等VIP。 4. 精通其中一个或多个高速总线协议：PCIe/CXL…
工作职责
1. 负责子系统级以及SOC级的IP集成验证:
a. 负责制定验证策略，提取验证特性，完成验证计划；
b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真；
c. 负责验证Signoff工作，保证高速总线子系统的质量；
d. 承担高速总线在EMU平台上系统大压力和场景验证，例如，跨DIE一致性，P2P, P2M等复杂压力场景的验证
2. 协同芯片设计工程师，共同完成debug工作；本职位旨在领导和管理SoC的硬件原型验证平台（如基于FPGA或Emulation系统），确保为芯片系统级验证（System Validation）和早期软件开发（Software Bring-up）提供高效、稳定且功能完备的开发基座。对原型平台的资源策略、技术实现及团队能力建设负全面责任。 一、 原型资源战略规划与环境管理 1. 资源评估与基础设施建设：负责硬件原型验证资源（包括Cadence Palladium、Synopsys Zebu、或特定FPGA原型板如HAPS等）的技术评估、容量规划与预算管理。主导**原型验证环境（Prototyping Lab）**的搭建、维护与优化，确保原型平台资源（如功耗、散热、稳定性）高效且持续地满足项目各个阶段的验证需求。 2. 跨项目协同与资源调度：建立有效的原型资源调度机制，优化不同设计与验证团队之间的资源分配，提升原型平台的利用率与周转效率。 二、 平台移植、交付与架构演进 1. 多平台移植架构设计：规划并设计多个代际/功能原型平台（通常为2-3个并行平台）的架构移植方案、功能裁减策略和资源映射。重点关注关键子系统（如PCIe接口、DDR内存控制器、AI计算核阵列）在原型环境中的准确实现和性能匹配。 2. 版本控制与质量交付： 全面负责**原型平台的周期性交付（Version Release）**管理，确保平台版本的稳定性和可追溯性。 领导团队进行复杂硬件/软件协同问题的快速定位（Debugging）和系统级故障排除，确保原型平台的交付质量。 三、 团队能力建设与流程优化 1. 流程与规范建设：制定并完善原型平台开发、集成、测试和维护的标准化操作流程（SOP）和技术规范，提升团队的协作效率和可重复性。 2. 任务管理与绩效提升：负责团队的任务优先级划分、资源分配与进度跟踪。通过定期的技术复盘（Post-Mortem Analysis）和知识分享，推动团队成员在原型技术、调试方法及系统架构理解方面的专业成长。
本职位旨在领导和管理SoC的硬件原型验证平台（如基于FPGA或Emulation系统），确保为芯片系统级验证（System Validation）和早期软件开发（Software Bring-up）提供高效、稳定且功能完备的开发基座。对原型平台的资源策略、技术实现及团队能力建设负全面责任。 一、 原型资源战略规划与环境管理 1. 资源评估与基础设施建设：负责硬件原型验证资源（包括Cadence Palladium、Synopsys Zebu、或特定FPGA原型板如HAPS等）的技术评估、容量规划与预算管理。主导**原型验证环境（Prototyping Lab）**的搭建、维护与优化，确保原型平台资源（如功耗、散热、稳定性）高效且持续地满足项目各个阶段的验证需求。 2. 跨项目协同与资源调度：建立有效的原型资源调度机制，优化不同设计与验证团队之间的资源分配，提升原型平台的利用率与周转效率。 二、 平台移植、交付与架构演进 1. 多平台移植架构设计：规划并设计多个代际/功能原型平台（通常为2-3个并行平台）的架构移植方案、功能裁减策略和资源映射。重点关注关键子系统（如PCIe接口、DDR内存控制器、AI计算核阵列）在原型环境中的准确实现和性能匹配。 2. 版本控制与质量交付： 全面负责**原型平台的周期性交付（Version Release）**管理，确保平台版本的稳定性和可追溯性。 领导团队进行复杂硬件/软件协同问题的快速定位（Debugging）和系统级故障排除，确保原型平台的交付质量。 三、 团队能力建设与流程优化 1. 流程与规范建设：制定并完善原型平台开发、集成、测试和维护的标准化操作流程（SOP）和技术规范，提升团队的协作效率和可重复性。 2. 任务管理与绩效提升：负责团队的任务优先级划分、资源分配与进度跟踪。通过定期的技术复盘（Post-Mortem Analysis）和知识分享，推动团队成员在原型技术、调试方法及系统架构理解方面的专业成长。
承担公司高性能CPU芯片产品首次从晶圆厂返回后的测试与启动以及系统压测工作。作为连接芯片设计、验证、软件和产品化团队的关键桥梁的技术负责人，领导团队在项目要求的时间内对芯片进行全面的功能、性能和可靠性评估，推动芯片从“首次点亮”到“可交付状态”的全过程。主要工作职责有： （1） 制定并主导CPU芯片回片测试的整体战略、测试计划和里程碑。 协调评估和搭建芯片回片测试所需的硬件平台和软件环境预估和管理回片测试阶段的资源需求、预算和时间线。 （3）协调设计，验证，工程等相关团队，组建并领导一支精干高效的回片测试团队。 （4）主导芯片的首次点亮过程，确保安全、有序。 领导回片后以下测试活动 （4.1）从基础连通性测试、电源管理测试、基础接口（I2C，UART，SPI）测试，到内核启动、高速接口（PCIe， DDR）调试、以及基础操作系统引导的全流程。 （4.2）关键指标（频率、功耗、温度）的初步测试，基础benchmark 性能摸底 （4.3）芯片各个子系统的压力测试。 （5）建立快速响应机制，对回片过程中发现的任何功能异常、性能不达标或稳定性问题进行根因分析。 （6）领导跨职能团队（设计、验证、DFT、封装、软件）进行联合调试和问题定位 （7）生成详尽的回片测试报告，为芯片设计团队提供改进反馈，为产品团队提供芯片质量评估。"
1. 设计和搭建大规模芯片级验证环境，制定相关功能的验证策略。 2. 执行功能/集成/低功耗/性能验证以及门级仿真等有效的验证方法来确保性满设计满足功能和性能要求。 3. 分析和解决故障与问题，确保验证进度，交付完全验证的SOC设计。