智能互联达摩院-二进制转译技术专家-处理器开发工具
任职要求
1、计算机、自动化和电子类相关专业，本科及以上学历。 2、具有丰富的编译器开发和架构设计经验，熟悉编译器原理，有GCC/LLVM编译优化经验。 3、熟悉二进制指令翻译技术，对开源二进制翻译软件(例如: Qem…
工作职责
1、负责编译器设计开发与优化工作，包括编译器中端、后端技术优化等。 2、负责二进制翻译器设计开发与优化工作，包括指令翻译技术、翻译优化技术、代码缓存技术、运行优化技术等。 3、基于LLVM框架，针对高性能应用、高性能内核所需，深度开展相关优化算法与数据/指令的布局技术。 4、负责处理器研发过程中的编译与体系结构优化。 5、负责编译器领域业界前沿技术的研究分析。
● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。 ● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。 ● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。
1. 负责top floorplan，电源网络，partition， 时钟树， IO assignment 等规划 2. 建立后端sign off spec，signoff 策略 和signoff checklist，包括STA, EM/IR, PV 等 3. 负责先进工艺中后端流程开发 4. 负责关键ip的ppa 优化 5. 与前端构架深入合作，保证构架设计可实现性与ppa 优化
候选人将负责以下任务： ‒ 参与超大规模芯片top DFT的实现及验证，包括SSN、SCAN，MBIST，BISR，BSD，SSN 等 ‒ 实现tile 上DFT的实现及验证，包括第三方PHY等DFT的集成开发 ‒ 参与先进DFT技术flow的开发验证，例如SSN、INST、Logic_Bist 等， 负责维护DFT 脚本。 ‒ 利用DFT技术辅助func实现debug。 ‒ 实现 mbist/scan disgnosis、良率分析及提升。 ‒ 实现DFT SDC 的开发并支持后端DFT timing收敛。 ‒ 生成高覆盖率低测试成本的ATE pattern，实现对pattern 的优化。
● 从系统与产品层面，参与并牵引计算芯片的封装整体技术方向与方案选择，支撑计算芯片的性能、功耗与可靠性目标。 ● 站在全局视角评估不同封装技术路线（如异构集成技术、多芯片互联方案等）的技术可行性、风险与演进空间，为芯片项目提供关键封装决策依据 ● 针对高功耗密度场景下的封装散热与供电设计等关键挑战，主导或参与技术评估、方案取舍与路径规划 ● 驱动从芯片、封装到系统的全链路协同设计，定义并优化SIPI（信号与电源完整性）设计策略，识别关键技术瓶颈并推动针对性方案落地 ● 统筹整个封装物理设计与验证流程，包括基板设计、热力学与结构应力等多物理场仿真，确保产品的性能与长期可靠性 ● 在芯片架构、前后端设计、系统与封装工程之间发挥桥梁作用，推动封装相关约束在系统与芯片层面的合理落地 ● 沉淀封装相关的设计原则、技术规范与工程经验，提升团队在多代产品中的整体封装能力