TCL工艺工程师（26届校招生）
任职要求
1、学历要求：本科及以上学历； 2、专业要求：材料、化学、化工、电子、机械等相关的理工类专业； 3、能力要求：具有较强的逻辑思维、使用数据分析和图表制作能力；沟通及…
工作职责
根据公司年度技术规划的总体策略和要求，完成产品、工艺研发及技术创新等相关工作。
1、协助管理层制订工厂精益生产的长期和短期规划； 2、负责精益生产工具的培训和推广应用； 3、负责推进公司现场基础管理工作的建立与完善； 4、负责精益生产、5S等先进生产管理的组织和实施； 5、负责导入精益管理方法与理念，推动设施布局、工艺创新，在制造系统建立； 6、负责精益生产的持续改进，解决现场工艺问题，落实成本节约措施。
AI系统的眼睛缔造者，开发管控整个成像pipeline的图像质量，实现从光子到比特位的全链条管控 1、参与设计Camera技术方案，并评估对图像的影响； 2、评估Camera生产工艺对图像的影响； 3、评估Camera模组的成像质量； 4、 调试ISP并评估对成像质量的影响； 5、开发图像分析评价工具。
1、逻辑综合与优化： 使用Synopsys DC/FC或Cadence Genus等工具，进行模块级/芯片级综合，制定并实施综合策略，优化时序、面积和功耗。 2、静态时序分析（STA）： 使用PrimeTime等工具，进行全芯片的签核级时序验证，分析建立时间、保持时间，并能熟练处理时钟域交叉（CDC）问题。 3、形式验证： 使用Formality或Conformal等工具，完成RTL与门级网表之间的逻辑等效性验证（LEC），确保功能一致性。 4、设计约束（SDC）编写与管理： 制定准确、完备的时序约束文件，指导综合与STA流程。 5、与前后端团队协作： 与前端设计工程师/DFT工程师紧密合作，理解设计意图并提出可综合性建议；与后端物理设计工程师协作，解决时序收敛等关键问题。
1、负责完成从网表到GDSII的完整物理设计流程，包括布局规划、电源规划、时钟树综合、布局布线、时序收敛及物理验证。 2、负责芯片的功耗分析、电源完整性分析、信号完整性分析及优化。 3、与前端设计、DFT（可测试性设计）、综合等团队紧密协作，共同推动设计优化与性能提升。 4、参与针对先进工艺节点的技术评估，并进行PPA（性能、功耗、面积）优化。 5、参与开发或维护用于提升设计效率的自动化脚本与流程。