
长江存储先进工艺整合工程师/专家(J13574)
任职要求
1. 物理,化学,材料,微电子/半导体/集成电路相关专业,硕士及以上学历; 2. 具有3年以上工作经验,且至少满足以下方向其一:① 存储器:如NAND, NOR, DRAM, PCM, RRAM, FeRAM, MRAM等;② 材料第一性原理计算、生长、表征等;③ 三维集成/三维封装;④ CMOS:如TCAD、工艺、集成、测试、可靠性、设计等;⑤ 显示:LTPS/ IGZO/ OLED等; 3. 良好的学习能力、沟通能力、团队协作能力、抗压能力; 4. 具有以下技能优先:① Python等数据分析软件;②第一性原理计算软件;③ 器件仿真软件;④ 3D结构仿真软件;⑤ WAT/SORT/RE等测试经验
工作职责
1. 负责以下课题之一的前沿探索与技术论证,着重发现并解决其中的“科学问题”:① 新存储技术、②三维集成/三维封装、③先进逻辑; 2. 负责所选课题中涉及的材料仿真/测试/分析,或器件设计/仿真/测试,或新工艺/集成方案的开发与评估; 3. 调研技术文献,全面深入掌握学术界/业界动态和方向,撰写调研报告; 4. 为项目IP池做贡献。
1.从事 DRAM工艺制程研发工作。主要以实现关键技术节点器件电学性能为目的,对各种先进单点工艺制程进行极高要求的整合, 使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉array架构设计以及integration实现方案, 电学表征部门以及具体的制程研发工程师共同进行技术创新, 以达成高水平的电学性能和可靠性能的pathfinding技术; 2.能独立建立至少一个loop的process,实现MTS on target,把控 process development整体timeline,并注重handle lot的细节,早期预防任何contamination 案件的发生,精确并及时分析experiment lot的inline以及电性数据; 3.具备对新型DRAM做系统性调研的能力,其中包括新型阵列存储架构,器件结构,晶体管/电容器材料,以及关键工艺和工艺集成的信息调研; 4.新架构mask tapeout,对TEG设计,外围电路设计,工艺及器件仿真有一定程度的了解,能够与相关领域的专家对接并开展工作,了解Design rule,并具有独立tapeout mask的能力。
1.熟悉前道IC或后道先进封装Wafer on Wafer,Chip on Wafer,2.5D/3D工艺相关材料、设备、制程工艺; 2.新技术导入、新材料研发、工艺参数及操作规范的建立及维护、大量生产制程控制 3.依据工艺整合的需求,对工艺中存在的课题进行攻关,拓展工艺窗口,提升产品良率及性能 4.引入和评估新材料、新功能,并降低工艺成本 5.熟练使用各种质量管理工具和数据分析软件
1.理解ETCH工艺原理,解决工艺异常,维护并持续优化工艺稳定性,最好有后段及先进封装的相关经验 2.新技术导入、工艺参数及操作规范的建立及维护、大量生产时程控制 3.依据工艺整合的需求,对工艺中存在的课题进行攻关,拓展工艺窗口,提升产品良率及性能 4.引入和评估新材料、新机台、新功能,并降低工艺成本 5.熟练使用各种质量管理工具和数据分析软件
1. 从事先进DRAM工艺制程研发工作。主要以实现关键技术节点器件电学性能为目的,对各种先进单点工艺制程进行极高要求的整合, 使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新, 以达成高水平的电学性能和可靠性能的终端产品要求; 2. 对相关工艺改良, 提升芯片良率。 在深入了解和掌握各种器件电学参数, 产品参数的基础上, 对与各种由产品设计, 制程控制引起的良率不良现象进行系统性的分析研究, 并以此为基础通过多种数据分析, 建立切实可行的良率提升路线图,推动DRAM从产品设计, 制程研发, 良率从零到一,从一到一百的极限理想目标的靠近; 3. 新产品及新工艺导入。通过系统性了解新产品及工艺的整个流程,从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入, 同时在此过程中负责工艺整合的优化升级, 达到提升电学性能, 可靠性能以及良率的要求; 4. 具备对新型DRAM做系统性调研的能力,其中包括新型阵列存储架构,器件结构,晶体管/电容器材料,以及关键工艺和工艺集成的信息调研。对TEG设计,外围电路设计,工艺及器件仿真有一定程度的了解,具备与相关领域的专家对接并开展工作。