长鑫存储DRAM工艺整合工程师 | DRAM PIE(J15374)
任职要求
1.硕士及以上学历,微电子、集成电路、化学、物理、材料等相关专业；
2.有扎实的半导体器件物理，以及device， process等基础知识；
3.至少5年PIE经验，熟悉DRAM制程和3D NAND制程者优先；
4.理解复杂的问题，推导、解释为解决这些问题而采取的行动，并推动团队执行；
5.具备良好的沟通，表达和学习能力。工作职责
1.从事 DRAM工艺制程研发工作。主要以实现关键技术节点器件电学性能为目的，对各种先进单点工艺制程进行极高要求的整合, 使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉array架构设计以及integration实现方案, 电学表征部门以及具体的制程研发工程师共同进行技术创新, 以达成高水平的电学性能和可靠性能的pathfinding技术； 2.能独立建立至少一个loop的process，实现MTS on target，把控 process development整体timeline，并注重handle lot的细节，早期预防任何contamination 案件的发生，精确并及时分析experiment lot的inline以及电性数据； 3.具备对新型DRAM做系统性调研的能力，其中包括新型阵列存储架构，器件结构，晶体管/电容器材料，以及关键工艺和工艺集成的信息调研； 4.新架构mask tapeout，对TEG设计，外围电路设计，工艺及器件仿真有一定程度的了解，能够与相关领域的专家对接并开展工作，了解Design rule，并具有独立tapeout mask的能力。
1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合,使之成为支撑各种DRAM产品的工艺技术平台其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新,以实现高水平的电学性能,可靠性能的终端产品要求； 2.对相关工艺改良,提升芯片良率在深入了解和掌握各种电学参数，产品参数的基础上,对与各种由产品设计,制程控制引起的良率不良现象进行系统性的分析研究,并以此为基础通过多种数据分析,建立切实可行的良率提升路线图,推动DRAM从产品设计,制程研发,良率从零到一, 从一到一百的极限理想目标的靠近； 3.新产品及新工艺导入 通过系统性了解新产品以工艺的整个流程，从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入,同时在此过程中负责工艺整合的优化升级,达到提升电学性能,可靠性能以及良率的要求。
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计、结构/电学测试方案开发； 6.材料、工艺及器件仿真。
1.从事CIS工艺制程研发工作,主要负责对不同制程进行极高要求的整合,使之成为支撑各种CIS产品的工艺技术平台. 熟悉wafer stacking 工艺; 2.对相关工艺改良,像素性能提升。在深入了解和掌握各种电学学参数,产品参数的基础上,对与各种由产品设计,制程控制引起的良率不良现象进行系统性的分析研究,并以此为基础通过多种数据分析,建立切实可行的良率提升路线图; 3.新产品及新工艺导入。通过系统性了解新产品以工艺的整个流程,从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入,同时在此过程中负责工艺整合的优化升级,达到提升电学性能,可靠性能以及良率的要求; 4.承担过制程开发项目的负责人。
1.分析Array器件WAT，结合bench测试和FA，解析器件所存在的问题和物理机制，促使器件参数达标； 2.结合WAT、inline和CP数据，从电性角度分析良率提升的方向； 3.与工艺工程师和整合工程师合作，改善工艺条件和器件结构参数，促使器件特性和良率提升； 4.进行器件改善和良率改善lot的试验，并对电性等结果进行分析； 5.根据产品设计需求和工艺能力，制定器件电学目标和结构物理参数目标。