长江存储EDA设计自动化及物理验证工程师（武汉）(J14055)
任职要求
学历要求：硕士及以上学历。 专业要求：集成电路设计/半导体物理/微电子/电子工程等相关专业 其他要求： 1、熟悉主流的PDK（Pcell/RC/DRC/LVS）开发及验证工具流程至少一种，精通其中规则编写及调试； 2、理解并熟悉半导体制造工艺及相应的设计规则； 3、掌握至少一种脚本语言（Tcl/Pyth…
工作职责
1、负责芯片PDK开发（Pcell/RC/DRC/LVS）的实施与优化，确保设计符合工艺规则和可靠性要求 2、使用物理验证工具完成版图验证，分析并解决验证过程中出现的复杂问题 3、与设计团队、工艺团队紧密协作，提供物理验证规则反馈，优化版图设计 4、开发自动化脚本（Tcl/Python/Perl等）提升验证效率，优化验证流程 5、编写技术文档，总结验证经验，支持流片前的最终签核（Sign-off）
能够根据需求独立或与团队合作完成至少以下一个方面的工作： 1.先进存储器的RET解决方案探索与开发； 2. OPC建模解决方案开发，包括相关的测试图形设计与选择、数据收集与清洗、OPC建模及追踪等工作； 3.OPC脚本开发与维护，包括独立或在RET工程师协助下完成OPC修正规则设计与调试、OPC及其验证脚本各模块撰写与调试、OPC及其验证脚本维护与简化等工作； 4.OPC及其建模流程的自动化、智能化开发与维护。
1、负责完成从网表到GDSII的完整物理设计流程，包括布局规划、电源规划、时钟树综合、布局布线、时序收敛及物理验证。 2、负责芯片的功耗分析、电源完整性分析、信号完整性分析及优化。 3、与前端设计、DFT（可测试性设计）、综合等团队紧密协作，共同推动设计优化与性能提升。 4、参与针对先进工艺节点的技术评估，并进行PPA（性能、功耗、面积）优化。 5、参与开发或维护用于提升设计效率的自动化脚本与流程。
1. 负责服务器系统内部高速信号传输线缆的设计与开发，涵盖电源、数据、控制信号的传输链路优化 2.参与服务器主板、背板、GPU/CPU模块等核心组件的互连方案设计，确保信号完整性（SI）、电源完整性（PI）及电磁兼容性（EMC）达标； 3. 应用高频仿真工具（如HFSS、ADS、CST等）进行线缆通道建模与仿真，分析传输损耗、串扰、反射等电气参数，优化线缆拓扑结构； 4. 主导高速线缆选型（如SATA、SAS、PCIe、QSFP-DD、NVMe-oF等接口线缆），评估材料（导体、绝缘层、屏蔽层）及工艺对传输性能的影响； 5. 制定线缆制造规范及测试方案，完成样品验证，解决量产中的信号衰减、阻抗不匹配等技术问题； 6. 跟踪数据中心服务器架构演进趋势（如AI服务器），研发下一代高速低损耗线缆解决方案； 7. 参与跨部门协作（与硬件、结构、散热、测试团队联动），推动线缆设计与系统整体性能的协同优化； 8. 编写技术文档（设计报告、测试规范、专利提案等），维护线缆设计知识库，支持产品故障分析及改进.
职责描述（NOC）： 1、制定Flex NOC验证方案，验证环境搭建，testcase开发和调试，验证质量的收敛； 2、负责NOC IP级功能验证，系统级通路和性能验证； 3、编写总线验证自动化脚本，如总线环境genrator，testcase自动提取，性能统计脚本等 - 职责描述（Risc-v）： 1、Risc-V+DSA的单核指令级验证， 包括制定验证方案，开发验证环境，开发和调试用例； 2、负责riscv随机指令发生器的修改， 支持自定义扩展指令的随机用例生成； 3、RV多核子系统验证， 包括多核调度、通信、多核业务 - 职责描述（pcie）： 1、负责芯片SOC级PCIE验证，开发验证环境，开发和调试用例； 2、VIP集成，PCIE建链调试(不同速率)， PCIE通路(RC/EP )、PCIE性能验证等； 3、负责PCIE相关公共验证组件开发，如公共的建链sequence - 职责描述（SOC）： 1、负责芯片UPF和低功耗相关feature的验证，如上下电流程、CRG实现、不同power domain、业务场景下时钟频率切换、memory低功耗相关规格等 2、搭建带UPF的前仿环境和后仿环境 3、芯片低速外设的验证