长江存储EDA设计自动化及物理验证工程师（武汉）(J14055)
任职要求
学历要求：硕士及以上学历。 专业要求：集成电路设计/半导体物理/微电子/电子工程等相关专业 其他要求： 1、熟悉主流的PDK（Pcell/RC/DRC/LVS）开发及验证工具流程至少一种，精通其中规则编写及调试； 2、理解并熟悉半导体制造工艺及相应的设计规则； 3、掌握至少一种脚本语言（Tcl/Pyth…
工作职责
1、负责芯片PDK开发（Pcell/RC/DRC/LVS）的实施与优化，确保设计符合工艺规则和可靠性要求 2、使用物理验证工具完成版图验证，分析并解决验证过程中出现的复杂问题 3、与设计团队、工艺团队紧密协作，提供物理验证规则反馈，优化版图设计 4、开发自动化脚本（Tcl/Python/Perl等）提升验证效率，优化验证流程 5、编写技术文档，总结验证经验，支持流片前的最终签核（Sign-off）
能够根据需求独立或与团队合作完成至少以下一个方面的工作： 1.先进存储器的RET解决方案探索与开发； 2. OPC建模解决方案开发，包括相关的测试图形设计与选择、数据收集与清洗、OPC建模及追踪等工作； 3.OPC脚本开发与维护，包括独立或在RET工程师协助下完成OPC修正规则设计与调试、OPC及其验证脚本各模块撰写与调试、OPC及其验证脚本维护与简化等工作； 4.OPC及其建模流程的自动化、智能化开发与维护。
-承担floor-planning, 物理综合，时钟树设计，power gating，layout，routing，以及物理验证 -对数字时序分析有清晰的理解 -解决先进工艺所引起的如leakage，信号完整性，DFM及DFT等问题 -承担复杂数字电路全流程物理设计 -完善IC物理实现流程 -开发Perl/TCL/Shell 脚本实现流程自动化 -与EDA工程师一起定位并解决后端工具的问题 -协助进行芯片问题定位
1.AI工具开发与整合： -基于大模型技术（如NLP、强化学习），开发智能设计辅助工具，帮助Junior工程师快速提升设计能力，缩短学习周期。 -推动DTCO（设计-技术协同优化）、DFM（可制造性设计）、DFY（可良率设计）系统的AI化落地，实现设计自动化验证。 2.设计流程优化： -构建智能根因溯源系统，通过数据分析和AI算法快速定位设计缺陷，提升问题解决效率。 -优化电路设计全流程，缩短设计周期，主导约束驱动的设计方法学创新。 3.跨部门协作与落地： -与EDA工具团队、制造工艺团队紧密合作，推动AI工具在实际生产环境中的部署与应用。 -撰写技术文档和案例库，赋能团队技术能力提升。 4.前沿技术研究： -跟踪AI+EDA领域国际最新进展（如生成式设计、自适应优化算法），主导技术预研与专利布局。
大疆芯片团队具备从规格定义到芯片设计、量产、产品化全栈技术能力。 团队致力于通过超大规模SOC芯片平台研发，为产品开发高集成度的系统级芯片、领域定制ASIC专用芯片。将公司对空间智能的超前想象用最新芯片技术落地实现，给用户带来独一无二的产品体验。用“芯”点亮创新之路。 1. 参与SOC/IP的全流程开发，从SPEC的制定到逻辑设计，完成面积、性能和功耗优化，完成整体SOC/IP设计开发； 2. 协助EDA和SV验证团队来完成功能、性能和功耗的验证，协助完成物理实现； 3. 参与新技术的研究和评估，为SOC/IP的性能/功耗和功能改进提供技术支持。