长江存储EDA设计自动化及验证工程师（武汉）(J14055)
任职要求
学历要求：硕士及以上学历。 专业要求：集成电路设计/半导体物理/微电子/电子工程等相关专业 其他要求： 1、熟悉主流的PDK（Pcell/RC/DRC/LVS）开发及验证工具流程至少一种，精通其中规则编写及调试； 2、理解并熟悉半导体制造工艺及相应的设计规则； 3、掌握至少一种脚本语言（Tcl/Python/Perl等），具备自动化开发能力； 4、熟悉版图设计工具（Virtuoso/Aether等）及数据格式（GDSII/OASIS）； 5、能够清晰地与设计、测试和制造团队进行沟通，协调解决跨部门的问题； 6、具备良好的团队合作意识，能够与跨职能团队共同推动项目进展，解决设计和验证过程中遇到的复杂问题。
工作职责
1、负责芯片PDK开发（Pcell/RC/DRC/LVS）的实施与优化，确保设计符合工艺规则和可靠性要求 2、使用物理验证工具完成版图验证，分析并解决验证过程中出现的复杂问题 3、与设计团队、工艺团队紧密协作，提供物理验证规则反馈，优化版图设计 4、开发自动化脚本（Tcl/Python/Perl等）提升验证效率，优化验证流程 5、编写技术文档，总结验证经验，支持流片前的最终签核（Sign-off）
能够根据需求独立或与团队合作完成至少以下一个方面的工作： 1.先进存储器的RET解决方案探索与开发； 2. OPC建模解决方案开发，包括相关的测试图形设计与选择、数据收集与清洗、OPC建模及追踪等工作； 3.OPC脚本开发与维护，包括独立或在RET工程师协助下完成OPC修正规则设计与调试、OPC及其验证脚本各模块撰写与调试、OPC及其验证脚本维护与简化等工作； 4.OPC及其建模流程的自动化、智能化开发与维护。
【工作职责】：EDA智能化 1. 参与AI大模型与EDA工具、芯片设计流程的深度融合，推动智能化EDA平台开发，提升设计效率与自动化水平。 2. 针对芯片设计中的复杂问题（如布局布线、仿真验证、功耗优化等），开发高效AI算法与模型。 3. 探索AI在芯片设计全流程的创新应用，与EDA工具链团队协作完成技术方案设计、算法优化及部署。 4. 跟踪AI+EDA领域前沿技术（如LLM辅助代码生成、多模态设计数据分析），推动技术成果转化。 5. 支持跨部门协作，推动AI技术在芯片设计全流程中的渗透与赋能。
职责描述（NOC）： 1、制定Flex NOC验证方案，验证环境搭建，testcase开发和调试，验证质量的收敛； 2、负责NOC IP级功能验证，系统级通路和性能验证； 3、编写总线验证自动化脚本，如总线环境genrator，testcase自动提取，性能统计脚本等 - 职责描述（Risc-v）： 1、Risc-V+DSA的单核指令级验证， 包括制定验证方案，开发验证环境，开发和调试用例； 2、负责riscv随机指令发生器的修改， 支持自定义扩展指令的随机用例生成； 3、RV多核子系统验证， 包括多核调度、通信、多核业务 - 职责描述（pcie）： 1、负责芯片SOC级PCIE验证，开发验证环境，开发和调试用例； 2、VIP集成，PCIE建链调试(不同速率)， PCIE通路(RC/EP )、PCIE性能验证等； 3、负责PCIE相关公共验证组件开发，如公共的建链sequence - 职责描述（SOC）： 1、负责芯片UPF和低功耗相关feature的验证，如上下电流程、CRG实现、不同power domain、业务场景下时钟频率切换、memory低功耗相关规格等 2、搭建带UPF的前仿环境和后仿环境 3、芯片低速外设的验证
半导体技术领域中的”芯片ATE测试“，泛指芯片的自动化测试，涉及测试模组研发，芯片测试系统开发，自动化测试程序设计，自动化装备与配件开发等多学科交叉领域，主要是为芯片量产提供方案，解决从设计到工程量产过程中的挑战性问题： 1、根据芯片规格和测试覆盖率需求， 制定业界竞争力的高质量自动化测试方案和策略； 2、基于芯片设计、封装、应用特点，通过开展测试方法学研究（电路可测性设计、高频大带宽故障诊断方法设计等）、测试模组/仪表设计开发、系统装备开发（自动化测试软&硬件工具、自动化工具、热/力/压接研究）、DOE验证设计（电性，热，结构和机械应力）等工作，解决芯片测试面临的挑战性问题，确保芯片量产制造的质量； 3、负责CP探针卡&FT Loadboard、Socket、Changekit、ATC等测试硬件设计和测试程序开发，依据项目进度需求发布符合质量要求的程序版本； 4、参与芯片从设计到回片测试交付，以及OSAT导入的全流程活动，负责跨领域测试项目集成、问题故障界定、技术能力建设等工作。