长江存储版图设计（武汉）(J14033)
校招全职工艺技术类地点：武汉状态：招聘
任职要求
学历要求：硕士及以上学历 专业要求：微电子/半导体设计/电路设计/固件设计/电子信息/电子工程等集成电路相关专业 其他要求： 1.了解CMOS基本电路结构，对layout工作有一定程度的认知，熟悉CMOS工艺制程 2.熟悉virtuoso/calibre/cadence等工具，熟练LVS/DRC/QRC操作 3.良好的英语听说读写能力（CET4及以上，CET6优先考虑） 4.较强的沟通表达能力、组织协调能力和团队合作精神 5.较强的逻辑思维能力、学习能力、创新能力、分析解决问题能力及抗压能力 6.积极主动，稳重踏实，工作严谨，责任心强
工作职责
1.负责NAND Flash、其他存储器版图整体或局部规划 2.负责NAND Flash、其他存储器外围电路版图设计 3.负责模拟电路版图、局部定制数字电路版图设计 4.负责后仿寄生参数提取 5.负责编写skill语言脚本
包括英文材料
学历+
Cadence+
https://www.youtube.com/user/CadenceDesign
Cadence is a pivotal leader in electronic systems design, building upon more than 30 years of computational software expertise.
LVS+
https://docs.redhat.com/en/documentation/red_hat_enterprise_linux/4/html/virtual_server_administration/ch-lvs-overview-vsa
Linux Virtual Server (LVS) is a set of integrated software components for balancing the IP load across a set of real servers.
相关职位
社招
根据产品需求，分解任务，定义设计要求。和电路工程师定义版图方案，完成版图设计，同时通过EDA工具来确保版图满足电路功能和工艺的要求。解决和设计有关的问题，并积累学习经验，反馈给下一个产品设计者。
更新于 2024-07-16
校招电路设计类
1.负责NAND Flash、其他存储器外围模拟电路设计、版图规划与设计 2.负责NAND Flash、其他存储器阵列驱动数模混合电路设计、仿真及验证 3.负责NAND Flash、其他存储器高速接口及数据通路设计、仿真及验证 4.负责模拟电路设计、架构研究及性能优化 5.负责负载估算、芯片控制建模、模块级前后仿真验证、顶层芯片联合仿真与验证及版图优化等 6.负责NAND Flash、其他存储器芯片测试、debug及改版
更新于 2025-08-06
校招电路设计类
1、负责芯片PDK开发（Pcell/RC/DRC/LVS）的实施与优化，确保设计符合工艺规则和可靠性要求 2、使用物理验证工具完成版图验证，分析并解决验证过程中出现的复杂问题 3、与设计团队、工艺团队紧密协作，提供物理验证规则反馈，优化版图设计 4、开发自动化脚本（Tcl/Python/Perl等）提升验证效率，优化验证流程 5、编写技术文档，总结验证经验，支持流片前的最终签核（Sign-off）
更新于 2025-09-15
社招5年以上工艺技术类
1. 负责SRAM基本单元测试结构设计，测试芯片的良率分析以及器件/工艺优化； 2. 负责建立SRAM SPICE model， 3. 根据需求对SRAM基本单元的功耗，性能和面积进行仿真设计和优化，并进行技术文档的编写，维护等工作 4. 负责和制程整合，器件设计，版图设计以及电路设计等相关部门进行跨部门沟通协作，完成SRAM测试芯片的整个研发流程。
更新于 2025-02-08