长江存储工艺整合研发工程师/专家(J13619)
任职要求
1.MS or PhD in Electrical Engineering, Physics, Material or other related technical field is required, or BS +10 years experience in engineering or related discipline
2.Familiar with semiconductor fabrication process, material, physics, device and concepts. 10+ years of Process Integration and/or Process Development desired
3.Prior experience in advanced semiconductor fab R&D or production, and new me…工作职责
1.Be responsible for the design and development of the device architecture of 3D NAND Flash, and deeply participate in the whole process from concept design to mass production. Utilize professional knowledge to carry out innovation at the architecture level, optimize the structure of memory cells, and improve storage density, performance and reliability. 2.Collaborate with the circuit design team to complete the efficient transformation from device physical characteristics to circuit logic, ensuring the compatibility and performance of the overall system. And increase the read and write speed and reduce power consumption. 3.Lead the research and application of new technologies, explore cutting-edge fields such as new materials and manufacturing processes, and provide technical support for the performance breakthrough of 3D NAND Flash. Through the research on industry trends, promote technological innovation and enhance product competitiveness. 4.Conduct in-depth analysis of the problems in the R&D process by using the knowledge of device physics and semiconductor processes, and put forward effective solutions. Use data analysis and modeling techniques to optimize device performance and ensure that products meet high-quality standards. 5.Lead/Participate in test chip tapeout for new memory technology development and product chip tapeout for production introduction 6.Interact with process module, material, simulation, device characterization and reliability group to optimize process flow, improve memory cell device performance and develop innovative solution to meet product requirement and qualification criteria 7. Drive cross-functional team including process module, device, product engineering, design, YE, YAE, TO, and Test to address process/technology gap and yield/margin issues
1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合，使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门，电学表征部门以及具体的制程研发工程师共同进行技术创新，以实现高水平的电学性能，可靠性能的终端产品要求； 2.对相关工艺改良，提升芯片良率。在深入了解和掌握各种电学参数，产品参数的基础上，对与各种由产品设计，制程控制引起的良率不良现象进行系统性的分析研究，并以此为基础通过多种数据分析，建立切实可行的良率提升路线图，推动DRAM从产品设计，制程研发，良率从零到一， 从一到一百的极限理想目标的靠近； 3.新产品及新工艺导入。 通过系统性了解新产品以工艺的整个流程， 从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入，同时在此过程中负责工艺整合的优化升级，达到提升电学性能，可靠性能以及良率的要求。
1. 教育背景与专业知识：本科及以上学历，电子类、光学类、集成电路类等理工科背景优先； 2. 专业技能与资格：能使用光刻相关设备与量测工具完成工艺参数调整与实验验证，能独立分析工艺数据并输出技术报告； 3. 行业与专业经验：具有2年以上半导体光刻工艺工作经验，有光刻工艺研发经验者优先； 4. 项目/任务成果：参与过至少一项光刻工艺开发或优化项目，并形成可验证的工艺方案； 5. 其他要求：具有清晰的逻辑分析与主动推进意识，能在多部门协同中主动沟通并推动技术问题闭环。
1.带领团队进行工艺制程研发工作, 确定开发方向； 2.组织协调跨部门合作，和产品设计、器件、工艺部门共同合作，建立切实可行的良率提高、性能改善路线图； 3.新工艺导入，从制程整合的角度领导整个从无到有的研发工作。
岗位使命： 作为长鑫存储技术战略的核心践行者，您将主导高密度DRAM技术平台的颠覆性创新，驱动半导体产业变革，以尖端工艺整合能力重塑存储技术的研发范式 核心价值贡献： 1.战略解码与技术定义： -参与存储技术路线图规划，联动市场部与设计部进行需求-技术双轮驱动，将终端应用场景转化为DRAM器件的关键性能指标（如速度、功耗、密度），主导工艺规格的顶层设计，确保技术路径与商业战略高度契合 2.制程整合创新： -协同光刻、刻蚀、薄膜、CMP等工艺团队，制定整合方案，解决跨模块技术难点，确保工艺流程的稳定性 3.跨域协同创新： -领衔“四位一体”技术攻坚体系（设计/器件/工艺/检测），构建系统化平台，突破存储单元微缩化极限、阵列电容性能优化等核心挑战，实现电性参数-工艺参数-缺陷控制的全局最优解 4.技术生态构建： -打造业界领先的工艺整合技术中台，集成FMEA失效预判矩阵、SPC量产稳健性评估模型及机器学习驱动的缺陷根因溯源自愈系统，贯穿新产品平台研发全周期（需求定义→工艺开发→良率爬坡→量产导入），重塑存储技术量产范式