
长江存储版图设计工程师(J11217)
社招全职3年以上电路设计类地点:北京状态:招聘
任职要求
1、本科以上学历,微电子、电子工程、计算机、物理等相关专业,3年及以上相关工作经验; 2、熟悉CMOS基本电路结构,熟悉CMOS工艺制程; 3、熟悉版图设计flow,熟悉calibre/cadence等版图设计工具,熟练掌握LVS/DRC/QRC验证和调试工具,具有相关验证和调试经验; 4、具有芯片级/模块级/器件级全定制版图布局及设计经验; 5、具有Virtuoso XL原理图驱动布局设计流程经验; 6、具有良好的沟通能力和团队合作精神; 7、较强的逻辑思维能力、学习能力、创新能力、分析解决问题能力及抗压能力; 8、积极主动,稳重踏实,工作严谨,责任心强。
工作职责
1、负责存储器版图整体或局部规划,系统级版图集成及互连; 2、负责存储器阵列及外围电路版图设计; 3、负责模拟模块及定制数字电路版图设计,包括带隙、传感放大器、LDO、锁相环、ADC、DAC等; 4、负责IO相关的版图布局或物理设计; 5、负责版图物理验证及tape out数据release; 6、同工艺团队沟通GDR rule及相关规则评估确认; 7、完成上级交代的其他工作。
包括英文材料
学历+
Cadence+
https://www.youtube.com/user/CadenceDesign
Cadence is a pivotal leader in electronic systems design, building upon more than 30 years of computational software expertise.
LVS+
https://docs.redhat.com/en/documentation/red_hat_enterprise_linux/4/html/virtual_server_administration/ch-lvs-overview-vsa
Linux Virtual Server (LVS) is a set of integrated software components for balancing the IP load across a set of real servers.
相关职位

社招
1、负责设计先进芯片内的模拟/混合信号/定制IC电路模块及子系统; 2、负责模块、子系统及全芯片级的行为验证和时序验证; 3、负责规划和指导版图设计,提供关键模块、关键信号的优化方案; 4、参与样片测试和出错,协助量产测试分析; 5、完成上级交代的其他工作。
更新于 2024-08-15

社招5年以上
1、负责存储系统的指标,模拟电路架构和模块设计指标; 2、负责芯片顶层以及模块的电路设计与仿真; 3、指导版图工程师完成版图布局; 4、与器件/工艺团队沟通关键器件的需求; 5、协助测试工程师测试芯片以及找出失效原因; 6、负责设计报告等文档的撰写; 7、完成上级交代的其他工作。
更新于 2024-08-15

社招
根据产品需求,分解任务,定义设计要求。和电路工程师定义版图方案,完成版图设计,同时通过EDA工具来确保版图满足电路功能和工艺的要求。解决和设计有关的问题,并积累学习经验,反馈给下一个产品设计者。
更新于 2024-07-16