长江存储EDA芯片设计流程开发工程师（武汉／上海）(J12922)

1. 负责服务器系统内部高速信号传输线缆的设计与开发，涵盖电源、数据、控制信号的传输链路优化 2.参与服务器主板、背板、GPU/CPU模块等核心组件的互连方案设计，确保信号完整性（SI）、电源完整性（PI）及电磁兼容性（EMC）达标； 3. 应用高频仿真工具（如HFSS、ADS、CST等）进行线缆通道建模与仿真，分析传输损耗、串扰、反射等电气参数，优化线缆拓扑结构； 4. 主导高速线缆选型（如SATA、SAS、PCIe、QSFP-DD、NVMe-oF等接口线缆），评估材料（导体、绝缘层、屏蔽层）及工艺对传输性能的影响； 5. 制定线缆制造规范及测试方案，完成样品验证，解决量产中的信号衰减、阻抗不匹配等技术问题； 6. 跟踪数据中心服务器架构演进趋势（如AI服务器），研发下一代高速低损耗线缆解决方案； 7. 参与跨部门协作（与硬件、结构、散热、测试团队联动），推动线缆设计与系统整体性能的协同优化； 8. 编写技术文档（设计报告、测试规范、专利提案等），维护线缆设计知识库，支持产品故障分析及改进.

职责描述（NOC）： 1、制定Flex NOC验证方案，验证环境搭建，testcase开发和调试，验证质量的收敛； 2、负责NOC IP级功能验证，系统级通路和性能验证； 3、编写总线验证自动化脚本，如总线环境genrator，testcase自动提取，性能统计脚本等 - 职责描述（Risc-v）： 1、Risc-V+DSA的单核指令级验证， 包括制定验证方案，开发验证环境，开发和调试用例； 2、负责riscv随机指令发生器的修改， 支持自定义扩展指令的随机用例生成； 3、RV多核子系统验证， 包括多核调度、通信、多核业务 - 职责描述（pcie）： 1、负责芯片SOC级PCIE验证，开发验证环境，开发和调试用例； 2、VIP集成，PCIE建链调试(不同速率)， PCIE通路(RC/EP )、PCIE性能验证等； 3、负责PCIE相关公共验证组件开发，如公共的建链sequence - 职责描述（SOC）： 1、负责芯片UPF和低功耗相关feature的验证，如上下电流程、CRG实现、不同power domain、业务场景下时钟频率切换、memory低功耗相关规格等 2、搭建带UPF的前仿环境和后仿环境 3、芯片低速外设的验证

-承担floor-planning, 物理综合，时钟树设计，power gating，layout，routing，以及物理验证 -对数字时序分析有清晰的理解 -解决先进工艺所引起的如leakage，信号完整性，DFM及DFT等问题 -承担复杂数字电路全流程物理设计 -完善IC物理实现流程 -开发Perl/TCL/Shell 脚本实现流程自动化 -与EDA工程师一起定位并解决后端工具的问题 -协助进行芯片问题定位

1、负责共享两轮车电气件的硬件开发。 2、根据产品需求完成电气系统设计、硬件方案设计，编写设计文档。 3、负责关键电子元器件物料选型、原理图绘制和电路板布局布线，BOM确认，进行样板焊接和调试。 4、配合软件、结构、测试等部门完成产品开发和产品验证，跟进并解决生产问题。 5、跟踪存量产品的市场问题，制定并落地解决方案。 6、跟踪行业新标准和技术动态，参与新技术预研和应用。