长江存储EDA芯片设计流程开发工程师（武汉／上海）(J12922)
任职要求
岗位职责： 1、 开发维护物理验证的DRC/LVS/PERC runset。 2、 DRC & LVS issues debug。 3、 利用Python, Perl, Skill, Tcl, Shell等开发脚本及工具。 4、 EDA 设计环境的维护。 岗位要求： 1、微电子/计算机/自动控制相关专业，本科及以上学历，3年以上CAD或者runset开发经验； 2、良好的英语口语和书写能力； 3、熟悉Cadence Virtuoso/Mentor Calibre/Synopsys工具； 4、专业水平的脚本编程能力； 5、良好的沟通和解决问题的能力； 6. 如有数字或者模拟后端设计流程经验的优先考虑。
工作职责
1、 开发并维护drc lvs runset 以及芯片设计相关的设计规则文件 2、 EDA工具的评估和测试 3、公司内部模拟或者数字设计流程的开发和支持。
【工作职责】：EDA智能化 1. 参与AI大模型与EDA工具、芯片设计流程的深度融合，推动智能化EDA平台开发，提升设计效率与自动化水平。 2. 针对芯片设计中的复杂问题（如布局布线、仿真验证、功耗优化等），开发高效AI算法与模型。 3. 探索AI在芯片设计全流程的创新应用，与EDA工具链团队协作完成技术方案设计、算法优化及部署。 4. 跟踪AI+EDA领域前沿技术（如LLM辅助代码生成、多模态设计数据分析），推动技术成果转化。 5. 支持跨部门协作，推动AI技术在芯片设计全流程中的渗透与赋能。
1、使用Verilog & System Verilog编写芯片RTL代码； 2、搭建测试平台，产生测试向量验证芯片Function和Performance； 3、使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果； 4、使用Power分析工具优化芯片功耗； 5、开发自动化流程提高芯片设计效率。
1、对芯片架构及PPA分析评估，保证芯片设计指标可达成性； 2、协同软件算法团队和芯片团队，将目标模型算法映射到芯片架构上，实现软件算法和芯片的深度融合优化； 3、参与端侧AI推理芯片的架构定义，包括vector、tensor、内存系统、互联总线架构、功耗等核心模块设计开发； 4、针对transformer架构大模型的特点，优化NPU处理器指令集，数据pipeline和并行计算能力。
1. 负责SOC芯片从RTL到NETLIST的全流程实现工作：包含SDC编写、Synthesis、Formal、CLP、Power分析、约束及网表质量检查等； 2. 与设计/DFT/后端团队紧密协作，优化芯片设计及实现方案，达到项目PPA目标； 3. 参与综合相关流程开发和完善，开发自动化脚本（Tcl/Python/perl等），提升综合流程效率及质量； 4. 负责工艺评估及导入，并持续挖掘探索工艺PPA收益红利； 5. 负责芯片memory选型，signoff标准制定、STA策略制定、定制化策略的开发及落地。