长鑫存储PEX研发工程师 I TD PEX Engineer(J16997)
任职要求
学历要求：硕士及以上； 专业要求：微电子/集成电路/半导体/电子工程/电子信息/物理/光学/材料/计算机等理工科专业； 其它要求 1.基本要求：熟悉了解半导体器件，工艺，设计流程。有先进半导体器件，工艺知识，经验更佳。 2.了解PEX相关工具，如StarRC，QuickCAP，QRC, Quantus FS，xRC等。有实际使用经验为佳。 3.具有使用Layout工具的经验为佳，如Virtuoso，Klayout等。 4.具有基本的PDK知识和使用经验，如DRC，LVS等。 5.了解Shell/Python/Perl等程序语言，EDA工具，以及Linux系统。或者在这些方面有较强兴趣。有实际使用经验为佳。 6.做事踏实认真，有较强的学习能力，创新意识，逻辑思维能力，沟通能力和团队合作精神。
工作职责
工作职责 1.PEX（寄生参数提取）开发与维护：根据工艺部门提供的工艺信息，包括设计规则、电学规则、版图层次定义，开发维护高质量PEX run set。 编写和维护相关的技术文档，包括开发指南、更新日志、使用手册等； 2.测试结构开发：根据PEX开发测试的要求，为工艺技术定义开发测试结构，量测收集Si数据，校准PEX结果； 3.工具集成与自动化：开发自动化脚本和工具，提高PEX开发测试的效率和质量； 4.技术支持：为PEX用户提供技术支持，解答使用中的疑问，确保用户能够正确理解和应用PEX。； 5.跨部门协作：与工艺开发部门、设计团队、Spice Model团队，PDK部门、EDA工具供应商等多部门紧密合作，确保PEX的开发和维护满足各方需求，支持工艺开发，产品设计与制造流程的顺利进行； 6.持续改进与问题解决：关注PEX在工艺开发，产品设计，以及产品生产中的应用情况，及时解决出现的问题，持续优化提高PEX精度和效率； 7.完成上级指派的其他任务。
1.PDK开发与维护：根据工艺部门提供的工艺信息，包括设计规则、电学规则、版图层次定义、SPICE仿真模型等，开发和维护PDK（DRC/LVS/PEX/PCELL/Dummyutility）。 2.工具集成与自动化：将PDK集成到IC设计流程中，开发自动化脚本和工具，提高PDK的开发效率和质量。 3.技术支持与培训：为设计团队提供技术支持，解答关于PDK使用过程中的疑问，确保设计团队能够正确理解和应用PDK。此外，定期为设计团队提供培训，更新PDK的最新进展和使用技巧。 4.跨部门协作：与设计团队、designrulemanualteam、工艺部门、EDA工具供应商等多部门紧密合作，确保PDK的开发和维护满足各方需求，促进设计与制造流程的顺利进行。 5.文档编写与管理：编写和维护PDK相关的技术文档，包括PDK的使用手册、开发指南、更新日志等，确保团队成员能够方便地获取和参考PDK信息。 6.问题解决与持续改进：密切关注PDK在设计和制造过程中的应用情况，及时解决出现的问题，持续优化PDK，提高设计效率和制造成功率。
-承担floor-planning, 物理综合，时钟树设计，power gating，layout，routing，以及物理验证 -对数字时序分析有清晰的理解 -解决先进工艺所引起的如leakage，信号完整性，DFM及DFT等问题 -承担复杂数字电路全流程物理设计 -完善IC物理实现流程 -开发Perl/TCL/Shell 脚本实现流程自动化 -与EDA工程师一起定位并解决后端工具的问题 -协助进行芯片问题定位
1. 负责数字后端设计实现，包括Floorplan, Powerplan, Place, CTS and Route； 2. 负责数字后端物理验证，包括DRC, LVS, ERC, PERC, DFM； 3. 负责数字后端签核验收，包括Timing, Power Integrity, Low Power Check, Formality； 4. 参与数字后端流程搭建，包括PR, PEX, STA, PV, IR, EM； 5. 与设计前端合作，参与重要IP的PPA评估和优化。
1.与厂家对接处理相关的PDK发布事项，并和厂家交流PDK 相关问题，以支持设计团队的工作。 2.对厂家发布的PDK进行验证，并发布到设计环境，规划版本控制，对Tapeout 相关checklist 进行支持。 3.根据设计部门需求，创建PCell、callback 程序、开发technology files等。 4.协助设计部门对 DRC、LVS、PEX、DFM、ESD等Rule deck进行设置，并能够与版图工程师一起进行结果分析。 5. 对dummy fill, power fill, redundant Via等需求进行辅助开发。