长鑫存储半导体良率研发工程师（RCG） | YE TD Engineer（RCG）(J14353)
任职要求
学历要求：硕士及以上
专业要求：微电子/电子工程/电子信息/物理/光学/材料/化学/数学/机械/微电子/计算机等理工科专业
其它要求：
1.通过CET-6，良好的英语听说读写能力；
2.富有探索精神，积极主动，追求卓越，善于以创新方式解决问题；
3.较强的学习能力，沟通能力/吃苦耐劳精神和团队合作精神。工作职责
1.新产品良率分析, 不良品电性以及物理故障分析, root cause 确认.良率改善措施； 2.产品功能验证,参数特性测试验证, 推动 Design, Device, PIE, PE 进行参数优化调整； 3.测试程式编写以及优化，新测试方案以及模式开发以辅助产品失效分析； 4.良率分析系统的开发与优化, 强化数据关联性,推动其智能化以提高研发效率和缩短新产品研发周期； 5.与 Design/Device/PIE/DM/PE 等相关部门通力合作, 进行数据分析, 推动跨部门合作持续改善良率. 加速研发周期。
1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合,使之成为支撑各种DRAM产品的工艺技术平台其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新,以实现高水平的电学性能,可靠性能的终端产品要求； 2.对相关工艺改良,提升芯片良率在深入了解和掌握各种电学参数，产品参数的基础上,对与各种由产品设计,制程控制引起的良率不良现象进行系统性的分析研究,并以此为基础通过多种数据分析,建立切实可行的良率提升路线图,推动DRAM从产品设计,制程研发,良率从零到一, 从一到一百的极限理想目标的靠近； 3.新产品及新工艺导入 通过系统性了解新产品以工艺的整个流程，从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入,同时在此过程中负责工艺整合的优化升级,达到提升电学性能,可靠性能以及良率的要求。
1.良率问题的分类并挖掘问题源头的验证方向。 2.分析重要实验的改善成果。 3.追踪研发线的良率改善措施的实际成效,建构良率提升蓝图。 4.意外事件的源头挖掘; 尽早停止事件的冲击范围。 5.协助定义良率测试项目 , 并维护分析系统
1.负责工艺技术委员会的流程优化，标准制定及会议组织等工作； 2.负责新引入设备的技术及工艺评估工作，制定出公平合理的评估流程及评估模板，监督相关部门公正合理的选择厂商，保证厂商选择的合理性及公正性； 3.负责追踪机台movein后的验证进展及会上AR的关闭情况，督促机台负责人按期完成机台验证工作及AR及时关闭； 4.协调跨部门合作，保证工艺委员会的工作稳步推进；
1.从事DRAM工艺制程研发工作,主要负责对上千种不同制程进行极高要求的整合，使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门，电学表征部门以及具体的制程研发工程师共同进行技术创新，以实现高水平的电学性能，可靠性能的终端产品要求； 2.对相关工艺改良，提升芯片良率。在深入了解和掌握各种电学参数，产品参数的基础上，对与各种由产品设计，制程控制引起的良率不良现象进行系统性的分析研究，并以此为基础通过多种数据分析，建立切实可行的良率提升路线图，推动DRAM从制程研发，良率从一到一百的极限理想目标的靠近； 3.新产品及新工艺导入。 通过系统性了解新产品以工艺的整个流程， 从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入，同时在此过程中负责工艺整合的优化升级，达到提升电学性能，可靠性能以及良率的要求。