长鑫存储制程整合工程师 I PI Engineer(J16800)
任职要求
1.Master degree and above，lectronic Information, Microelectronics, Physics, Materials Science, Optoelectronic Information, and related majors. 2.proficient in…
工作职责
1.Based on designer and customer design, make the prober process flow for new platform or new product to achieve WAT/pixel performance/yield/reliability target 2.Based on WAT/Pixel performance/Yield data, deep analysis and cooperate with related teams to do DOE for improvement 3.Pre-study key process for future technology
1. 作为HKMG technical leader协助leader把控技术方向，给与技术指导。 2. 和团队一起优化HKKMG工艺，降低缺陷率 & 良率提升 & 提升CMOS电性性能。 3. 帮助提升团队整体技术能力。
1.进行基于DRAM制程的HKMG工艺平台整合研发工作。与Design和Device Team根据高性能DRAM的产品需求,提炼出对器件的关键尺寸要求,电性要求和可靠性要求;领导Device以及Module等研发部门通过技术创新,新机台引进,开发出适用于DRAM工艺平台high thermal budget特点的件； 2.开发HKMG工艺的PDK(Design Rule, EDR, Device Model...)应用到NN,N+1,N+2代DRAM平台,同时整合优化制程与前后道工艺实现兼容,最终实现高速低漏电的电学性能能,高可靠性的终端产品要求； 3.新产品导入以及良率提升。从与design合作开始参与新产品设计评估;与tapeout team合作设计testkey,tape out光罩;与制程和生产部门合作pilot run;不断进行工艺整合的优化升级,提升电学性能,可靠性能以及良率。
1.进行先进CMOS工艺平台研发工作。 2.开发CMOS工艺的PDK(Design Rule, EDR, Device Model...),同时整合优化制程与前后道工艺实现兼容,最终实现高速低漏电的电学性能能,高可靠性的终端产品要求。 3.新产品导入以及良率提升。从与design合作开始参与新产品设计评估;与tapeout team合作设计testkey,tape out光罩;与制程和生产部门合作pilot run;不断进行工艺整合的优化升级,提升电学性能,可靠性能以及良率
1、主导半导体芯片全流程工艺整合，识别关键制程瓶颈，优化工艺参数以提升产品良率及稳定性。 2、通过DOE实验设计、SPC数据分析及失效分析（FA）定位缺陷根因，推动跨部门（PE/EE/QC）协同改善。 3、制定量产工艺窗口并确保工艺稳定性。 4、联动设备、制造、质量部门，建立标准化工艺流程（SOP/OI）及监控体系（FDC/APC）。 5、参与先进技术节点开发，探索新工艺整合方案。