长鑫存储CMOS制程整合研发工程师-TD CMOS PI Engineer(J18402)
社招全职3年以上研发技术类地点：合肥状态：招聘
任职要求
1.硕士及以上学历，微电子、集成电路、化学、物理、材料等相关专业。
4.理解复杂的问题,推导、解释为解决这些问题而采取的…登录查看完整任职要求
微信扫码，1秒登录
工作职责
1.进行28nm CMOS工艺平台整合研发工作。与Design和Device Team根据高性能产品性能,提炼出对器件的关键尺寸要求,电性要求和可靠性要求;领导Device以及Module等研发部门通过技术创新,新机台引进,开发Stand along CMOS器件。 2.开发CMOS工艺的PDK(Design Rule, EDR, Device Model...),同时整合优化制程与前后道工艺实现兼容,最终实现高速低漏电的电学性能能,高可靠性的终端产品要求。 3.新产品导入以及良率提升。从与design合作开始参与新产品设计评估;与tapeout team合作设计testkey,tape out光罩;与制程和生产部门合作pilot run;不断进行工艺整合的优化升级,提升电学性能,可靠性能以及良率
包括英文材料
学历+
相关职位
社招5年以上研发技术类
1.CMOS良率改善：负责CMOS相关良率改善； 2.CMOS性能持续优化：负责CMOS性能持续优化； 3.团队建设与能力提升：团队建设与能力提升。
更新于 2026-06-12合肥
社招5年以上研发技术类
1、负责特定技术节点或特定产品的CMOS device 性能优化工作，达成产品性能、良率及可靠性目标。 2、针对电性失效（Electrical Failure）和良率损失（Yield Loss），定位问题根源（Root Cause），通过工艺优化或测试调整解决问题。 3、设计并执行整合层级的实验（DOE），优化整体CMOS 制程条件。 4、与产品工程师（Product Engineer）、良率工程师（Yield Engineer）、设计部门（Design）紧密合作，进行产品性能调试（Debug）和良率提升（Yield Improvement）。"
更新于 2026-06-12合肥
社招3年以上研发技术类
1. 标准制定：制定Array/CMOS器件和工艺可靠性的标准，确保产品满足行业与内部要求； 2. 机理研究与改进：研究工艺可靠性测试结构与失效机理，提出失效模型和改进建议，指导产线质量改善； 3. 失效分析与诊断：对半导体器件可靠性失效进行工程分析，准确诊断并找到失效的物理原因，输出分析报告； 4. 方法开发与结构设计：基于产品设计和工艺特点，开发新的器件可靠性测试分析方法，设计相关测试结构，确保产品符合工业标准与客户需求； 5. 监控与报告：定期监控产线的可靠性水平，发布监控报告，及时预警异常波动。
更新于 2026-06-12北京