长鑫存储工艺和器件可靠性专家-Array/CMOS Device REL Expert(J19290)
任职要求
1. 教育背景与专业知识：本科及以上学历，微电子、半导体、物理、数学或材料相关专业；
2. 行业与专业经验：3年及以上可靠性、PIE或Device工作经验，有良好的可靠性、工艺或器件物理基础；具有器件可靠性或1年以上工艺…工作职责
1. 标准制定：制定Array/CMOS器件和工艺可靠性的标准，确保产品满足行业与内部要求； 2. 机理研究与改进：研究工艺可靠性测试结构与失效机理，提出失效模型和改进建议，指导产线质量改善； 3. 失效分析与诊断：对半导体器件可靠性失效进行工程分析，准确诊断并找到失效的物理原因，输出分析报告； 4. 方法开发与结构设计：基于产品设计和工艺特点，开发新的器件可靠性测试分析方法，设计相关测试结构，确保产品符合工业标准与客户需求； 5. 监控与报告：定期监控产线的可靠性水平，发布监控报告，及时预警异常波动。
负责建立和持续完善加工质量管理体系， 包括制定质量管理流程，标准和指导文件；加工标准迭代升级，统筹全国运营并确保城市执行落地； 负责加工质量管理策略的全面规划与执行， 规划质量改善项目，推进落地实现持续改进； 负责持续提升质量相关数据和系统管理能力，快速定位归因， 高效复盘以及推动改善； 负责跨部门协调沟通， 上下游联动推动问题解决和改善； 负责设备相关团队管理，包括人员招聘、培训、绩效考核等工作，梳理品质主管、质检员和包装员要求及考核指标，并定期进行组织赋能；
负责芯片的工艺成熟度评估、testchip验证、产品TO、验证以及量产，具体职责如下： 1. 根据产品提出对工艺的需求，并进行testchip的设计、验证、测试和结果分析，给出工艺选择的建议或者对工艺提出需求。 2. 产品TO 端到端的技术文档review以及与供应商的沟通，并制定量产window验证方案。 3. WAT和Yield分析，找出最佳的工艺条件；Yield 提升以及Monitor方案制定。 4. 工艺量产方案的制定以及持续优化。 5. 熟悉工艺（如Logic先进工艺、3D、Memory等）基本流程&DR、器件基本知识和IC测试基本知识；参与和主导过Foundry的工艺开发和量产项目、或设计公司产品导入和量产项目；熟悉Design Platform（PDK、Model、DR/DRC&DFM等）的开发和应用。
1.负责新平台的PV/TV测试芯片的设计 2.负责模拟、数字电路设计，包括SPEC的定义/电路设计/设计报告撰写以及仿真验证等 3.评估存储产品中的前沿技术 4.模拟/验证和分析优化内存产品中的模拟电路 5.指导版图布局，优化和验证 6.为硅调试产品工程提供支持 7.DRAM逻辑器件设计及工艺开发 8.DRAM核心区器件设计及优化
1.PDK开发与维护：根据工艺部门提供的工艺信息，包括设计规则、电学规则、版图层次定义、SPICE仿真模型等，开发和维护PDK（DRC/LVS/PEX/PCELL/Dummyutility）。 2.工具集成与自动化：将PDK集成到IC设计流程中，开发自动化脚本和工具，提高PDK的开发效率和质量。 3.技术支持与培训：为设计团队提供技术支持，解答关于PDK使用过程中的疑问，确保设计团队能够正确理解和应用PDK。此外，定期为设计团队提供培训，更新PDK的最新进展和使用技巧。 4.跨部门协作：与设计团队、designrulemanualteam、工艺部门、EDA工具供应商等多部门紧密合作，确保PDK的开发和维护满足各方需求，促进设计与制造流程的顺利进行。 5.文档编写与管理：编写和维护PDK相关的技术文档，包括PDK的使用手册、开发指南、更新日志等，确保团队成员能够方便地获取和参考PDK信息。 6.问题解决与持续改进：密切关注PDK在设计和制造过程中的应用情况，及时解决出现的问题，持续优化PDK，提高设计效率和制造成功率。