长鑫存储数字CAD工程师/专家-Digital CAD Engineer/Expert(J18592)
任职要求
1. 教育背景与专业知识：本科及以上学历，电子相关专业；
2. 行业与专业经验：有1年以上CAD设计相关经验，熟悉ASIC芯片设计全流程；
3. 专业技能与资格：至少精通一种主流EDA工具（如VC Spyglass、DC、PT、Innovus、R…工作职责
1. 数字流程环境搭建与优化：负责从RTL到GDS的数字设计流程环境搭建与日常维护，根据用户需求对流程节点进行定制化优化设计； 2. EDA工具技术支持：为数字设计团队提供EDA工具的日常技术支撑，定位并解决流程运行中的工具配置与脚本问题； 3. EDA工具评估与选型：参与数字流程中EDA工具的评估工作，从功能、性能、兼容性等维度输出评估报告，支持选型决策； 4. PPA优化与时序收敛协同：协助数字中后端团队，通过流程调优与脚本开发，推动PPA指标优化与时序收敛； 5. 文档编写与用户培训：针对各工具、流程及平台编写详细的使用文档，并组织用户培训，提升团队整体工具使用能力。
1.负责数字电路设计，包括SPEC的定义/电路设计/设计报告撰写以及仿真验证等 2.评估和优化前沿技术中的内存体系结构和方法 3.设计内存产品的IPS的全定制电路 4.模拟/验证和分析内存功能和性能 5.监督布局和验证过程,包括布局和布线，DRC/LVS 6.为硅调试产品工程提供支持
1.负责数字前端设计，包括根据架构文档输出设计文档，RTL设计，SDC设计等 2.和模拟团队及定制化设计团队配合完成高速混合信号电路设计 3.和中端团队配合，完成综合，STA及DFT相关的设计 4.和验证团队配合，完成设计验证的的覆盖率收敛，满足芯片Tapeout需求 5.和后端APR团队配合，完成设计的后端实现，满足产品的功耗，性能，面积及时序要求 6.配合硅后验证团队完成对芯片的硅后验证 7.配合测试团队完成芯片的量产良率提升
1.负责将综合后的网表通过自动布局布线流程转化为版图。 2.对PPA(performance/power/area)进行权衡和优化。 3.进行物理检查和修正，并对时序、功耗进行签核
1. 全数字锁相环架构设计：主导全数字锁相环的架构规划，完成包括数字控制振荡器、时间数字转换器及数字环路滤波器的RTL实现，优化分数分频频率合成方案； 2. 数字校准与补偿算法实现：设计并实现DCO粗/细调谐校准、TDC线性校正、温度/电压补偿等数字校准环路，以及锁检测、周期滑移检测和扩频时钟控制器； 3. 混合信号验证与性能分析：搭建混合信号验证环境，通过时域仿真、相位噪声分析与抖动直方图验证，确保ADPLL性能满足系统指标； 4. 数字滤波器与调制器控制逻辑开发：设计并优化高分辨率Sigma-Delta ADC的数字抽取滤波器，以及DAC失配校正、失调消除、增益/相位误差修调等数字校准引擎； 5. RTL交付与物理实现：交付满足可综合性、可测试性及DFT要求的量产级RTL代码，主导逻辑综合、时序收敛与功耗优化，协同模拟团队定义数字/模拟接口及时钟方案。