长鑫存储工艺设计协同化(J17336)

1.AI工具开发与整合： -基于大模型技术（如NLP、强化学习），开发智能设计辅助工具，帮助Junior工程师快速提升设计能力，缩短学习周期。 -推动DTCO（设计-技术协同优化）、DFM（可制造性设计）、DFY（可良率设计）系统的AI化落地，实现设计自动化验证。 2.设计流程优化： -构建智能根因溯源系统，通过数据分析和AI算法快速定位设计缺陷，提升问题解决效率。 -优化电路设计全流程，缩短设计周期，主导约束驱动的设计方法学创新。 3.跨部门协作与落地： -与EDA工具团队、制造工艺团队紧密合作，推动AI工具在实际生产环境中的部署与应用。 -撰写技术文档和案例库，赋能团队技术能力提升。 4.前沿技术研究： -跟踪AI+EDA领域国际最新进展（如生成式设计、自适应优化算法），主导技术预研与专利布局。

1.系统级设计验证架构： -主导未来DRAM产品的全流程验证方案，覆盖从RTL级到硅后测试的电气特性、时序一致性及功能正确性验证。 -开发基于AI的智能验证框架。 2.多物理场耦合仿真与验证： -构建电磁-热-力多物理场联合仿真平台。 -针对硅光互连（等新型接口，开发混合电-光信号验证模型。 3.预研技术风险验证： -对颠覆性技术（如FeRAM混合架构、存算一体单元）进行硅前验证，建立从器件模型到系统行为的全链路验证流程。 -利用形式化验证提前识别设计规范冲突，减少流片后设计迭代次数。 4.跨领域协同与标准推动： -联动设计、封装及测试团队建立验证左移（Shift-Left）机制，在架构设计阶段植入可验证性约束（DFV）。 -参与JEDEC/IEEE标准制定，主导高速接口协议的兼容性验证方法论提案。

作为公司产品整机数字化工艺设计能力中心，拉通产品整机设计各角色实现数字化协同，构建市场需求到产品设计、再到产品制造的0等待、0转换无缝对接，将离散孤岛设计转变为系统集成设计。 1、主导产品工艺路线设计，负责产品整机3D模型（包含AI、有装配关系的PH及ATO模板编码）及产品BOP(Bill of Process）设计、验证，构建有竞争力的数字化产品工艺解决方案； 2、熟悉产品BOM架构及配置规则，匹配数字化，完成BOM标准模板定义，参与产品BOM评审，梳理固化规则，支撑整机3D模型及产品BOP高效输出； 3、构建基于产品整机的DFM设计能力，建设差异化场景库，快速完成设计仿真，确保DFM问题在设计中提前闭环； 4、负责新工艺新材料新设备等新技术的开发和研究，联合业界先进材料及自动化供应商构建结构组装领域技术能力，提升产品工艺竞争力持续保持业界领先。

团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 课题介绍：探索电路、SoC和算法的协同架构；负责创新电路，架构和系统设计；与硬件设计团队合作，实现高协同的架构和系统设计。 研究方向：电路设计系统、芯片设计、半导体、机器学习、深度学习、计算机架构。 一、架构建模 1、负责AI芯片架构的探索与设计方案，包括计算/互联/存储等方向； 2、负责AI推理/训练系统的软硬件协同优化方案； 3、负责不同业务场景下AI模型结构和算子分析与硬件优化。 二、IP设计 1、负责数据中心内ASIC芯片的微架构探索、调研业界AI结构并完成量化分析、AI benchmark分析细化。 三、SoC设计 1、负责团队的技术视野储备。通过文献调研、技术交流、技术分享，增加团队对多个技术领域的技术积累； 2、参与软硬件协同设计，收集分析软硬件需求。平衡中后端，封装等系统限制，完成方案和IP的选择评估，确定芯片的功能特性和性能指标。参与定位并解决芯片的功能和性能问题； 3、理解系统需求，参与完成初始化流程、Debug、性能监测、异常处理等方案的制定； 4、负责SoC或子系统的架构文档撰写，完成硬件逻辑设计和优化； 5、负责SoC或子系统的执行交付工作，包括文档、代码、质量检查和其他交付件； 6、参与芯片项目完整执行过程，协助完成芯片的交付流程； 7、与封装和板级设计合作，理解系统限制，包括信号完整性、电源完整性、散热等。