长鑫存储DRAM新型产品设计预研(J17328)
任职要求
学历要求：硕士及以上，博士优先
专业要求：微电子、材料科学、电子工程、物理等相关专业
其他要求：
1.专业背景：
-精通DRAM器件物理与电路设计，熟悉电容器结构（如柱状、堆叠电容）、灵敏放大器及解码电路设计。
-在高速接口（SIPI）、低功耗设计或新型存储器领域有研究积累
2.工具与技能：
-熟练使用SentaurusTCAD、HSPICE、ANSYSHFSS等仿真工具，掌握Pytho…工作职责
1.前沿技术预研： -主导3DDRAM（垂直堆叠电容）、FeRAM混合架构等颠覆性技术的原型设计与仿真验证，突破1αnm以下制程的物理极限。 -开发存算一体（PIM）架构下的DRAM单元设计，实现内存内AI运算加速，能效比提升。 2.跨学科协同创新： -探索新型材料（如铁电材料HZO、二维半导体）在DRAM单元中的应用，构建从器件物理到系统级可靠性的全链路模型。 3.设计-制造协同攻关： -推动DTCO（设计-技术协同优化）在先进DRAM制程中的落地。 4.技术标准与专利布局： -参与JEDEC等国际标准组织的新协议制定，主导高速接口的电气规范与测试方法论提案。 -构建核心技术专利池，年均提交5+项高价值发明专利。
1.前瞻性测试系统开发： -构建面向未来DRAM产品的智能测试平台，攻克超高速接口测试、3D堆叠结构（TSV）多物理场耦合分析等难题。 -研发AI驱动的动态测试策略引擎，实现测试用例自动化生成与覆盖率实时优化，测试效率提升。 2.缺陷预测与根因溯源： -开发基于深度学习的缺陷预测模型，提前识别潜在失效模式。 -构建多维度测试数据湖，融合电性参数、工艺波动与可靠性数据，实现缺陷根因的毫秒级定位。 3.测试流程创新： -主导AI与传统测试设备的深度集成，推动测试向量自主优化与自适应校准。 -开发面向存算一体（PIM）架构的功能-性能联合测试框架，突破近存计算场景下的验证瓶颈。 4.跨领域协同与标准制定： -联动设计团队建立测试约束左移机制，在架构设计阶段介入风险验证。 -参与JEDEC/IEEE测试标准制定，主导超低电压（VLP）测试方法论与车规级DRAM（AEC-Q100）可靠性验证规范提案。
1.系统级互联架构设计： -主导DRAM与计算单元（CPU/GPU/AI加速器）的协同设计，开发超高速互联方案。 -构建从芯片封装（CoWoS/InFO）到PCB/连接器的全链路互联模型，实现系统级带宽密度提升3倍以上。 2.先进封装与互连技术： -探索硅光互连（OpticalI/O）在DRAM系统中的应用。 -主导3D异构集成（Chiplet）的互连标准落地。 3.多物理场协同仿真： -开发电磁-热-力耦合仿真平台，优化高速连接器。 -利用机器学习预测信号串扰与时序偏差，实现互联设计左移（Shift-Left）验证，缩短设计周期。
1.系统级设计验证架构： -主导未来DRAM产品的全流程验证方案，覆盖从RTL级到硅后测试的电气特性、时序一致性及功能正确性验证。 -开发基于AI的智能验证框架。 2.多物理场耦合仿真与验证： -构建电磁-热-力多物理场联合仿真平台。 -针对硅光互连（等新型接口，开发混合电-光信号验证模型。 3.预研技术风险验证： -对颠覆性技术（如FeRAM混合架构、存算一体单元）进行硅前验证，建立从器件模型到系统行为的全链路验证流程。 -利用形式化验证提前识别设计规范冲突，减少流片后设计迭代次数。 4.跨领域协同与标准推动： -联动设计、封装及测试团队建立验证左移（Shift-Left）机制，在架构设计阶段植入可验证性约束（DFV）。 -参与JEDEC/IEEE标准制定，主导高速接口协议的兼容性验证方法论提案。
1、和技术研发部门紧密合作，了解新型 DRAM 的独有特性； 2、和设计部门紧密合作，协助针对新型 DRAM 的独有特性做相应的产品设计； 3、负责新型 DRAM预研平台的项目管理，协同各部门完成关键里程碑的制定和执行，对影响项目进度的关键事项有预判，并能协调各部门推进问题的解决； 4、负责设计平台DFMEA梳理，记录技术风险和措施，及时发布设计风险评估报告，以达到设计风险最小化。