长鑫存储器件研发专家 | TD Device Expert(J14246)
任职要求
1.硕士及以上学历， 微电子学，半导体器件，集成电路，材料科学专业背景等； 2.5年以上Device,PIE, design 相关经验； 3.熟悉半导体器件，工艺； 4.工作态度Working Attitude：注重细节，严谨认真，乐于学习； 5.具备良好的英语沟通能力，能够基本英文口语沟通，报告书写，团队协作能力强； 6.具备数据分析JMP，SAS能力。
工作职责
1.次世代 DRAM / Logic 器件开发工作； 2.新型器件规格制定与验证，提出相对应制程条件与结构开发规格； 3.测试键设计与测试，并建立失效监测流程与反应机制； 4.针对器件失效行为分析，建立等效模型与提供解决方案； 5.能独立进行分析，执行高强度工作，并整合相关部门工作共同解决技术难题。
1. 从事先进DRAM工艺制程研发工作。主要以实现关键技术节点器件电学性能为目的，对各种先进单点工艺制程进行极高要求的整合, 使之成为支撑各种DRAM产品的工艺技术平台。其中大部分的工作内容涉及到与产品设计部门,电学表征部门以及具体的制程研发工程师共同进行技术创新, 以达成高水平的电学性能和可靠性能的终端产品要求； 2. 对相关工艺改良, 提升芯片良率。 在深入了解和掌握各种器件电学参数, 产品参数的基础上, 对与各种由产品设计, 制程控制引起的良率不良现象进行系统性的分析研究， 并以此为基础通过多种数据分析, 建立切实可行的良率提升路线图，推动DRAM从产品设计, 制程研发, 良率从零到一，从一到一百的极限理想目标的靠近； 3. 新产品及新工艺导入。通过系统性了解新产品及工艺的整个流程，从制程整合的角度领导整个产品和工艺从研发部门到生产部门的导入, 同时在此过程中负责工艺整合的优化升级, 达到提升电学性能, 可靠性能以及良率的要求； 4. 具备对新型DRAM做系统性调研的能力，其中包括新型阵列存储架构，器件结构，晶体管/电容器材料，以及关键工艺和工艺集成的信息调研。对TEG设计，外围电路设计，工艺及器件仿真有一定程度的了解，具备与相关领域的专家对接并开展工作。
1. 负责CMP工艺的研发与优化，确保工艺的稳定性和一致性，以满足半导体器件的高精度制造需求； 2. 通过数据分析，监控CMP工艺过程中的参数，确保产品质量，减少缺陷率，提高良品率； 3. 当遇到工艺问题时，进行故障排查，分析原因，提出并实施有效的解决方案； 4. 为研发团队提供CMP工艺的技术指导，协助解决生产中遇到的问题，提升生产效率； 5. 参与跨部门项目，与材料供应商、设备制造商等合作，共同推进新技术和新材料的应用； 6. 对新员工进行CMP工艺的培训，分享专业知识和实践经验，提升团队整体技术水平。
1.熟悉目前主流的RTP/ISSG/Laser/RPO/DPN 机台； 2. 根据研发需求，开发先进 RTP/RPO/Laser 设备和工艺； 3. 与TD整合/器件部门合作，通过优化RTP/ISSG/Laser机台硬件和工艺，改善产品的器件性能； 4. 评估RTP/RPO/Lase/ISSG国产化机台替代， 与国产厂商共同开发非现存设备； 5.300nm~10.6um波段激光快速热处理工艺和机台开发验证； 6.激光热处理机台硬件改造，光路优化和工艺调试； 7.G5/G4C 以上激光热处理机台国产化验证。
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计； 6.结构/电学测试方案开发； 7.材料、工艺及器件仿真，新技术研发。