长鑫存储预研工艺整合工程师-Pathfinding PIE(J13946)
任职要求
1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；
2.至少4年以上半导体行业材料、工艺或器件等经验，熟悉半导体研发领域前沿技术，熟悉半导体芯片产品定义、开发到量产的流程；
3.…工作职责
1.新型DRAM阵列存储架构开发； 2.新型DRAM晶体管/电容材料研发； 3.新型器件设计及性能优化； 4.关键工艺及工艺集成技术研发； 5.TEG设计、外围电路设计、结构/电学测试方案开发； 6.材料、工艺及器件仿真。
1.系统采用“五看（用户、竞品、行业、自己和机会）”的模式，主动独立搜集、整理技术动态资料，并在制造技术规划的汇报中成功申报超前预研。主导评审新工艺预研的技术资料，准确、全面策划新工艺相关的可制造性的重大问题与风险，提前制定相应的预防措施； 2.作为MATD制造技术预研的项目经理，在保证制造技术OK的前提下，统筹各领域的结果，带领整个预研团队交付技术结果。独挡一面地解决行业级较高难度制造技术问题，创新性地实现行业第一的技术储备。
1. 新型材料开发与验证：开展新型DRAM晶体管与电容材料的开发与验证，推动材料创新； 2. 新型存储架构研究：研究新型DRAM阵列存储架构，支撑下一代存储器技术演进； 3. 器件设计与建模优化：进行新型半导体器件的设计、建模与性能优化，输出技术方案； 4. 关键制程与工艺集成攻关：攻关关键制程技术及工艺集成方案研发，确保技术路径可行； 5. 测试结构设计与应用：负责测试结构（TEG）的设计与应用，支持器件评估与验证； 6. 器件表征与测试方案制定：制定并实施器件结构表征与电学性能测试方案，获取关键数据； 7. 多尺度仿真分析：开展材料特性、工艺行为及器件性能的多尺度仿真分析，指导研发方向； 8. 前沿技术预研与路径规划：参与前沿半导体技术预研项目，推动技术可行性评估与路径规划。
1. 器件建模与仿真：根据产品设计需求和工艺能力，开展DRAM Array及BL Selector等晶体管器件的建模仿真，为器件选型、TEG/Mini Array设计及MTS/EDR Target制定提供依据，支持研发项目出带工作； 2. 测试方案制定与执行：制定DRAM器件实验Lot的NP、Bench及WAT电性测试方案，追踪Lot状态并协调资源完成测试任务； 3. 器件问题分析与优化：分析DRAM晶体管器件WAT数据，结合Bench测试和FA，解析器件问题及其物理机制，为器件参数优化指明方向； 4. 跨部门工艺协作优化：与工艺工程师和整合工程师合作，优化各工艺条件，持续提升器件性能； 5. 设计团队对接：与设计团队保持沟通，确保器件与电路设计相关信息良性交互。
1、协助电子系统工程师进行新品类/技术模块的方案开发和验证，参与新品类/技术模块的技术验证工作； 2、参与新品类的硬件技术方案设计，包括但不限于：关键器件选型、系统框架梳理、原理图&PCB设计、传感器性能&误差分析； 3、参与并主导进行原型样机的验证工作，制定验证测试计划并执行，分析测试数据并在指导下进行技术可行性论证及风险评估； 4、参与与项目、产品相关的新技术方案洞察，创新机会点挖掘工作。