长鑫存储研发器件设计规则工程师-TD Device DR Engineer(J14270)
任职要求
1. 教育背景与专业知识：硕士及以上学历，半导体相关专业优先，了解MOS及存储器件基本原理及工艺制造基本步骤，至少熟悉逻辑或存储工艺中制程、器件、PDK任一部分，有相关研究方向者优先；
2. 专业技能与资格：有finfet经…工作职责
1. PDK文件交付与维护：按照项目里程碑需求，按时完成PDK文件交付，维护PDK系统，处理各部门的需求和应用，做好公司内部PDK文件的权限管控； 2. 设计规则开发与验证：与设计部门、EDA部门、制程部门合作，开发并维护关键设计规则（包括几何设计规则与电学设计规则），并通过testkey设计验证相关设计规则的合理性和稳健性； 3. 设计规则优化：通过反向工程比较结构及电学差异，优化设计规则，提升产品的竞争优势； 4. DR文件交付质量保障：通过DRC/LVS验证DR交付文件的可靠性，保证DR文件描述清晰无歧义； 5. 验证结构设计与DFM规则开发：设计验证结构（几何设计规则验证及电性设计规则验证），开发并维护DFM规则及验证流程。
1. 按照项目Milestone需求，按时完成PDK文件交付。 2. 与设计部门，EDA部门，制程部门合作，开发并维护关键设计规则，包括几何设计规则与电学设计规则，并通过testkey的设计来验证相关设计规则，保证其合理性和稳健性。 3. 通过反向工程，比较结构及电学差异，进而优化设计规则，做出更有竞争力的产品 4. 通过DRC/LVS验证DR交付文件可靠性，保证DR文件描述清晰无歧义 5. 维护PDK系统，处理各部门的需求和应用，做好公司内部PDK文件的权限管控。 6. 设计验证结构，几何设计规则验及电性设计规则验证 7. DFM规则及验证
1. 可靠性标准研究与制定：主导研发阶段工艺可靠性的研究及标准的制定，确保可靠性评估体系满足产品开发需求； 2. 可靠性问题诊断与优化：结合PIE、UPD、Design等多部门协同，准确诊断、定位并解决各类工艺可靠性问题，给出优化方向及措施； 3. 失效模型建立与寿命预测：总结并分析可靠性结果，结合器件参数退化趋势，准确建立并运用加速失效模型来预测产品的可靠性寿命； 4. Design for Reliability闭环控制：协同设计团队，控制研发阶段Design for Reliability可靠性，提升相关电路的可靠性设计； 5. 器件测试与SOA评估：负责器件测试、数据分析与处理，编写测试报告，设计并制定SOA评估方案。
1.负责研发阶段工艺可靠性的研究及标准的制定； 2.结合PIE/UPD/CMOS/Design，准确诊断、定位以及解决各类工艺可靠性问题，并给出优化方向及措施； 3.总结/分析可靠性结果，结合器件参数退化趋势，准确建立及运用加速失效模型来预测产品的可靠性寿命； 4.同design一起，Control研发阶段Design for Reliability可靠性，提升相关电路的可靠性设计； 5.负责器件测试、数据分析与处理、编写测试报告、设计SOA评估及制定。
1.负责研发阶段工艺可靠性测试的研究及测试标准的制定； 2.结合PIE/UPD/CMOS，准确诊断、定位以及解决各类工艺可靠性问题，并给出优化方向及措施； 3.总结/分析可靠性结果，结合器件参数退化趋势，准确建立及运用加速失效模型来预测产品的可靠性寿命； 4.与design一起，Control研发阶段DFR可靠性设计； 5.负责器件测试、数据分析与处理、编写测试报告。