长鑫存储研发良率与缺陷改善工程师|TD Defect Yield Enhancement Engineer(J16222)
任职要求
1.硕士及以上学历，理工科专业背景；
2.具备半导体缺陷分析相关经验2年以上；
3.具备与module共同合作及推动良…工作职责
1.研发产品缺陷检测计划制定，依据工艺和设计，架构的理解制定相应的缺陷检测方案； 2.保证研发线缺陷技术的应用，实现对新制程的良好监测； 3.负责产线缺陷问题改善，服务于产品工艺与良率提升； 4.与整合工程师与工艺工程师合作共同推进产品的研发与量产； 5,积极创新思维，推动新技术、产品或服务的开发。
1. 参与新产品的研发，工艺缺陷的定义和管理，设计开发先进制程检测方案； 2. 配合新工艺开发需要，评估、导入新设备； 3. 工艺缺陷检测方案优化及改进,确保产线缺陷数据的真实,服务于产品工艺改善与良率提升； 4. 工艺缺陷问题及时侦测, 寻找root cause，并推动PE/PIE共同进行改善； 5. 协调跨部门合作，与量产部门合作，转移新研发的缺陷检测技术，确保成功量产。
1、针对芯片量产过程中异常原因分析及解决，减少工艺本身的缺陷； 2、研发工艺流程改善，提高瓶颈机台产能； 3、湿法腐蚀工艺recipe改良，提升芯片良率； 4、新物料及新机台的验收，新产品及新工艺导入，解决量产后涉及的相关难点改善，； 5、清洗物料监控，优化工艺流程，实现原物料成本降低； 6、员工标准化作业手法，提供机台软体优化思维； 7、合理安排技术员、助理工程师的学习计划及后续工作分配； 8、与制造部门沟通量产规划，与设备部门沟通解决机台缺陷及异常； 9、分析及处理后工序相关前段相关异常。
1.针对芯片量产过程中异常原因分析及解决，减少工艺本身的缺陷。 2.研发工艺流程改善，提高瓶颈机台产能。 3.湿法腐蚀工艺recipe改良，提升芯片良率。 4.新物料及新机台的验收，新产品及新工艺导入，解决量产后涉及的相关难点改善。 5.清洗物料监控，优化工艺流程，实现原物料成本降低。 6.员工标准化作业手法，提供机台软体优化思维。 7.合理安排技术员、助理工程师的学习计划及后续工作分配。 8.与制造部门沟通量产规划，与设备部门沟通解决机台缺陷及异常。 9.分析及处理后工序相关前段相关异常。
我们是小红书中台大模型 Infra 团队，专注打造领先易用的「AI 大模型全链路基础设施」！团队深耕大模型「数-训-压-推-评」技术闭环，在大模型训练加速、模型压缩、推理优化、部署提效等方向积累了深厚的技术优势，基于 RedAccel 训练引擎、RedSlim 压缩工具、RedServing 推理部署引擎、DirectLLM 大模型 API 服务、QuickSilver 大模型生产部署平台等核心产品，持续赋能社区、商业、交易、安全、数平、研效等多个核心业务，实现 AI 技术高效落地！ 1、参与设计实现支持RLHF/DPO等对齐技术的高效训练框架，优化强化学习阶段的Rollout、Reward Model集成、多阶段训练 Pipline； 2、研发支持多机多卡 RL 的分布式训练框架，开发TP/PP/ZeRO-3与RL流程的动态协同机制，解决 RL 算法在超长时序下的显存/通信瓶刭 3、构建端到端后训练工具链，主导框架与 MLOps 平台集成，提供训练可视化、自动超参搜索等生产级能力 4、与公司各算法部门深度合作，参与大语言模型LLM、多模态大模型 MLLM等业务在 SFT/RL领域的算法探索和引擎迭代； 5、参与分析各业务 GPU 利用率与饱和度等指标，结合业务场景持续优化训练框架能力，提升框架领先性。