长鑫存储芯片设计AI首席架构师-Design AI Chief Architect(J19091)
任职要求
1. 教育背景与专业知识：本科及以上学历，计算机、电子工程、微电子等相关专业； 2. 行业与专业经验：具备5年以上系统开发与架构设计经验； 3. 专业技能与资格：精通Java或Python中至少一门语言，掌握多线程、JVM调优、Spring生态、Mybatis等主流框架，深入理解面向对象与设计模式； 4. 专业技能与资格：熟悉关系型数据库（MySQL/Oracle）及分…
工作职责
1. AI驱动设计平台构建：主导构建下一代AI驱动的电路设计与EDA优化平台，实现电路参数自动优化、架构级设计空间搜索、良率与可靠性预测建模、设计知识结构化与自动推理； 2. 技术路线图制定：制定AI for Design中长期技术路线图，构建从规格到架构再到电路与版图的端到端AI驱动设计框架，搭建可扩展的EDA智能优化平台； 3. 跨部门协同与组织搭建：与电路设计、IT、算法团队跨部门协同合作，推动强化学习驱动设计优化，建立研究与工程双轨制组织； 4. 跨学科团队建设：搭建电路、机器学习、EDA与系统跨学科团队。
团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。 课题介绍： 研究方向：集成电路设计、计算机体系结构、半导体、存储系统、机器学习系统、计算机网络。 芯片设计 1、负责AI芯片架构/微架构探索与方案设计，包括AI推理/训练系统软硬件协同优化、AI模型与算子特性分析、硬件实现方案制定与性能优化、数据中心ASIC芯片微架构探索、RTL设计与集成、业内先进AI芯片微架构跟踪调研、benchmark总结与搭建、芯片互联网络协议与架构演进； 2、重点投入到AI芯片架构、微架构、AI工具链、Scale up/Scale out/Switch等方向。 芯片物理层设计 1、负责ASIC/CPU芯片的物理层研发，具体包括逻辑综合、可测性设计、后端设计、定制IP设计、封装仿真、硅后研发等环节； 2、重点投入到高级封装、高性能IP设计、高性能设计方法学、物理前沿技术（AI for EDA、DTCO）等方向。 课题挑战： 1、探索AI计算、高速互联、存储、先进封装一体化协同架构； 2、负责创新架构与系统设计； 3、与软硬件团队协同，落地AI训练/推理芯片与数据中心系统。 课题价值： 不断探索芯片前沿架构，支持字节火山引擎、抖音、豆包等业务，持续扩展应用领域，赋能LLM、视频/图片生成、视觉理解等大模型方向。以高性能、高精度、高可用性、低成本为目标，提供端云全场景覆盖、软硬件协同的AI芯片和系统解决方案。
o 深入了解芯片微架构，从implementation角度参与芯片架构设计 o 开发并维护先进工艺的设计实现流程和设计方法学，并落地到实际项目中 o 全程参与芯片实现工作，包括FE和PD，并从实现结果指导designer优化设计
具体职责包括但不限于： 1. 负责从rtl2netlist的综合全流程flow开发/优化/维护工作 2. 负责工艺（stdcell、memory）选型评估 3. 负责整芯片的综合策略的制定以及STA signoff标准制定 4. 负责module/subsys/top从rtl2netlist的综合、formal、sdc编写、upf编写 5. 负责Function ECO的方案、脚本及ECO网表 6. 和前端设计沟通设计相关问题及修改，和后端沟通物理实现相关问题 7. 制定提升PPA的综合策略
1. 致力打造世界一流的AI硬件计算平台， 跟踪业界先进模型及系统硬件架构的发展，设计开发高性能低功耗的芯片硬件产品。 2. 紧密结合应用需求，与架构软件团队合作， 确保关键特性设计在性能上满足要求，各领域实现上清晰合理。 3. 主导设计性能分析，准确定位性能问题，用工具增效分析效率。 4. IP顶层集成，参与多平台软硬协同验证。