长鑫存储可制造性设计技术工程师|DFM Engineer(J15608)
任职要求
1.硕士及以上学历，半导体、物理学、材料科学与工程、微电子等专业；
2.至少7年以上半导体行业经验，熟悉半导体工艺和基本设计知识，有从事design rule的丰富经验，理解design rule制定原理和OPC优化流程；
3.优秀的解决问题能力与态度，能够积极应对各种design rule和DFM相关研发问题提出解决方案并推动执行；
4.良好的团队协作能力和横向沟通能力。工作职责
1.负责领导和design rule相关的taskforce或working group； 2.负责工艺、器件或者良率问题相关的design rule定义和验证； 3.负责研究设计版图和工艺的适配，和版图工程师沟通，定义合适的DFM rule； 4.参与优化design rule和DFM rule制定的工作流程； 5.与OPC部门和PI部门一起合作，主导OPC的优化，增大工艺窗口。
我们正在寻找一名资深系统技术工程师，负责推动与客户的技术合作，主导平台验证（AVL），并确保我司内存产品在服务器及PC生态中的无缝集成。该职位需具备CPU/内存架构的深厚技术能力、跨部门协作领导力，以及与核心客户战略协同的能力，以交付尖端内存解决方案。 系统集成与故障排除 1. 作为与工程团队的主要技术对接人，解决平台验证（AVL）中的兼容性问题，包括信号完整性优化、时序调优及BIOS/固件适配。 2. 主导内存相关故障（如开机失败、训练错误）的根因分析，并提供可落地的解决方案。 客户协作与产品支持 1. 与全球OEM/ODM客户协作定义服务器/PC项目的内存需求，确保符合JEDEC标准及平台特定限制条件。 2. 将客户需求转化为技术规格（如散热设计、功耗预算），并指导内部研发团队实现。 技术领导与路线图对齐 1. 追踪客户技术路线图，预判产品集成挑战并推动前瞻性设计调整。 2. 推广新兴技术（如RDIMM、MRDIMM），确保产品开发与行业趋势同步。 3. 主导应用笔记（Application Note）编写，用于问题/勘误说明。 项目管理与质量保障 1.负责端到端产品认证周期管理，协同验证实验室与质量团队确保符合JEDEC-209标准。 2. 对可制造性设计（DFM）及成本性能权衡进行风险评估。
1.负责半导体制造生产过程中的统计分析与建模，优化良率、设备效率及工艺流程。 2.基于Python开发机器学习/深度学习模型，应用逻辑回归、XGBoost、随机森林等算法解决实际问题（如缺陷检测、预测性维护等）。 3.结合统计学方法与业务需求，设计数据驱动的解决方案，推动生产智能化。 4.与工艺、设备、研发团队协作，输出可落地的算法模块或工具。 5.撰写技术文档及分析报告，向管理层汇报关键发现。
我们，是智能手机行业经工信部认证的第一家智能制造示范产业园，是先进生产技术的创造者，是智能制造的探索者，是精益生产模式的践行者，为实现数字化、自动化、智能化的“工业4.0”目标而奋斗！ 喜欢挑战、追求卓越，期望探索最前沿的技术，胸怀“制造强国”梦想的你，将走进全球先进数字化工厂，直击自动化产线，感受工业科技的力量，体验智能制造的魅力！ 未来的你，可在多个领域进行选择，空间无限 1、制造工程：负责全球制造工程业务，作为制造工程技术能力平台，面向自动化、数字化、智能化的技术集成开发与实施，打造核心制造工程能力； 2、制造设计与导入：作为产品与制造技术验证中心，参与产品开发全过程，组织精益导入、新产品验证，设计和提出业界先进制造技术需求以构建关键技术平台能力。为产品可制造性设计贡献最佳技术方案，为全球制造提供一流的解决方案； 3、质量管理：负责全球制造质量管理，将一流的质量管控体系推广到全球制造网络，实现全球多产品/多场景/多地点的差异化制造质量控制，保障卓越的客户体验； 4、交付管理：负责管理全球制造生产计划及指令，运用智能算法提供最优解决方案，实现高效、快速、准时交付； 5、生产物流：负责全球生产物流方案规划、实施、管理，实现极简化物流；运用自动化、智能化物流新技术，构建数字化生产物流系统。
1.负责门锁/IPC产品开发的硬件设计，包括硬件概要设计、详细设计、电路设计、BOM的制作等； 2.负责样机调试、可靠性测试整改以及各项电气性能、功能等验证； 3.联合软件工程师完成单板和整机的开发和调试； 4.负责产品的试产、量产跟进，为生产提供技术支持或改良意见；