长鑫存储器件研发(BJ)(J19640)

1.DRAM逻辑器件设计及工艺开发 2.DRAM核心区器件设计及优化 3.制程工艺TCAD仿真 4.HKMG器件工艺开发 5.先进DRAM可靠性评估与改进

1. 器件电性数据分析：分析CMOS器件WAT测试结果，结合in-line数据定位器件电性偏差的根本原因，提出改善方向； 2. 器件结构参数制定：根据项目要求制定器件结构物理参数目标，确保器件性能满足设计规格； 3. 器件参数优化协同：与产品设计部门合作，对关键器件参数进行仿真分析与优化，推动器件性能持续提升； 4. 量产前器件管控：解决产品量产前的器件参数达标及波动控制问题，主导参数管控方案的制定与闭环。

1.器件性能优化：负责特定技术节点或特定产品的Array/CMOS device性能优化工作，达成产品性能、良率及可靠性目标； 2.失效定位与问题解决：针对电性失效和良率损失，定位问题根源，通过工艺优化或测试调整解决问题； 3.DOE实验设计执行：设计并执行整合层级的实验（DOE），优化整体Array制程条件； 4.跨部门协作：与产品工程师、良率工程师、设计部门紧密合作，进行产品性能调试和良率提升。

1.分析Array器件WAT，结合bench测试和FA，解析器件所存在的问题和物理机制，促使器件参数达标； 2.结合WAT、inline和CP数据，从电性角度分析良率提升的方向； 3.与工艺工程师和整合工程师合作，改善工艺条件和器件结构参数，促使器件特性和良率提升； 4.进行器件改善和良率改善lot的试验，并对电性等结果进行分析； 5.根据产品设计需求和工艺能力，制定器件电学目标和结构物理参数目标。