长鑫存储器件研发工程师-FAB TD Device Engineer(J13912)
任职要求
1.教育背景与专业知识：硕士及以上学历，微电子、电子工程、材料科学、物理等相关专业；
2.行业与专业经验：5年以上半导体器件研发工程经验，有先进DRAM/Array device/Logic成功研发/量产经验者优先；
3.专业技能与资格：深入理解半导体器件…工作职责
1.器件性能优化：负责特定技术节点或特定产品的Array/CMOS device性能优化工作，达成产品性能、良率及可靠性目标； 2.失效定位与问题解决：针对电性失效和良率损失，定位问题根源，通过工艺优化或测试调整解决问题； 3.DOE实验设计执行：设计并执行整合层级的实验（DOE），优化整体Array制程条件； 4.跨部门协作：与产品工程师、良率工程师、设计部门紧密合作，进行产品性能调试和良率提升。
1. 器件电性数据分析：分析CMOS器件WAT测试结果，结合in-line数据定位器件电性偏差的根本原因，提出改善方向； 2. 器件结构参数制定：根据项目要求制定器件结构物理参数目标，确保器件性能满足设计规格； 3. 器件参数优化协同：与产品设计部门合作，对关键器件参数进行仿真分析与优化，推动器件性能持续提升； 4. 量产前器件管控：解决产品量产前的器件参数达标及波动控制问题，主导参数管控方案的制定与闭环。
1.分析Array器件WAT，结合bench测试和FA，解析器件所存在的问题和物理机制，促使器件参数达标； 2.结合WAT、inline和CP数据，从电性角度分析良率提升的方向； 3.与工艺工程师和整合工程师合作，改善工艺条件和器件结构参数，促使器件特性和良率提升； 4.进行器件改善和良率改善lot的试验，并对电性等结果进行分析； 5.根据产品设计需求和工艺能力，制定器件电学目标和结构物理参数目标。
负责 passive device (包括BJT、diode、varactor、MIM/MOM、Resistor 等）开发，工作内容包括： 1、根据客户需求，对接design，设计满足客户要求性能的器件；能基于design rule 进行 layout 设计，完成 器件model target 建立； 2、熟悉先进逻辑工艺流程，了解器件工作原理，与PIE部门对接，优化工艺，优化器件性能； 3、设计Testkey 测试器件关键电性，分析WAT 测试结果与inline 关系，优化器件性能，并结合WAT 测试结果进行Model 校准
1.负责当前节点SRAM bitcell的全流程开发, 针对PPA的要求设计出符合工艺开发的cell array layout，包含不限于HD/HC/2P/DP等类型； 2.与Design部门对接, 明确关键电路设计需求和电性改善方向，建立高质量Model； 3.与PIE/UPD部门对接，提出明确的MTS、EDR和FMEA，针对PD/PG/PU器件建立相关的minitor流程； 4.与PTE/YE部门合作，针对defect类型和fail bit电性失效分析迅速定位问题，并给出SRAM相关工艺优化方向，推动良率提升； 5.与QRA部门合作，解决HTOL等可靠性问题，落实改善方案。