传音功耗设计部经理(J18143)
任职要求
1,统招本科及以上，计算机/电等子相关专业，8年+以上功耗相关经验（含3年管理） 2,主导过2款以上量产机功耗优化，有完整团队管理经验 3,精通Android/Linux功耗架构，掌握主流分析工具方法论 4,具备技术决策、风险评估及跨部门协调能力 5,有功耗标准制定和行业竞品分析成功案例 6,结果导向，创新意识强，能承受高压工作
工作职责
1,主导MTK/展锐等平台功耗优化，解决复杂场景功耗问题； 2,组建并管理功耗团队，制定技术发展及人才培养计划； 3,建立公司级功耗标准、流程及评估体系 4,领导竞品技术分析，推动前沿技术落地 5,制定年度功耗目标及技术路线图，提升产品续航竞争力 6,协调跨部门资源，推进重大功耗优化项目
1、在手机/PAD产品的落地、竞争力特性挖掘、产品需求管理、芯片白皮书撰写及上市支持等端到端的产品管理工作； 2、深入完成所属领域的用户洞察/竞争分析，发掘高价值场景，并挖掘可行性方案，形成相应的规格定义； 3、针对产品的等典型用户场景，组织业务团队专项进行数据挖掘分析，并识别关键痛点及技术卡点，提炼出有效的产品设计和解决方案； 4、负责关键竞争力领域专项。
岗位使命： 作为长鑫存储技术战略的核心践行者，您将主导高密度DRAM技术平台的颠覆性创新，驱动半导体产业变革，以尖端工艺整合能力重塑存储技术的研发范式 核心价值贡献： 1.战略解码与技术定义： -参与存储技术路线图规划，联动市场部与设计部进行需求-技术双轮驱动，将终端应用场景转化为DRAM器件的关键性能指标（如速度、功耗、密度），主导工艺规格的顶层设计，确保技术路径与商业战略高度契合 2.制程整合创新： -协同光刻、刻蚀、薄膜、CMP等工艺团队，制定整合方案，解决跨模块技术难点，确保工艺流程的稳定性 3.跨域协同创新： -领衔“四位一体”技术攻坚体系（设计/器件/工艺/检测），构建从纳米级器件物理模型到晶圆级制造的系统化平台，突破存储单元微缩化极限、阵列电容性能优化等核心挑战，实现电性参数-工艺参数-缺陷控制的全局最优解 4.技术生态构建： -打造业界领先的工艺整合技术中台，集成FMEA失效预判矩阵、SPC量产稳健性评估模型及机器学习驱动的缺陷根因溯源自愈系统，贯穿新产品平台研发全周期（需求定义→工艺开发→良率爬坡→量产导入），重塑存储技术量产范式
岗位使命： 作为长鑫存储技术战略的核心践行者，您将主导高密度DRAM技术平台的颠覆性创新，驱动半导体产业变革，以尖端工艺整合能力重塑存储技术的研发范式 核心价值贡献： 1.战略解码与技术定义： -参与存储技术路线图规划，联动市场部与设计部进行需求-技术双轮驱动，将终端应用场景转化为DRAM器件的关键性能指标（如速度、功耗、密度），主导工艺规格的顶层设计，确保技术路径与商业战略高度契合 2.制程整合创新： -协同光刻、刻蚀、薄膜、CMP等工艺团队，制定整合方案，解决跨模块技术难点，确保工艺流程的稳定性 3.跨域协同创新： -领衔“四位一体”技术攻坚体系（设计/器件/工艺/检测），构建从纳米级器件物理模型到晶圆级制造的系统化平台，突破存储单元微缩化极限、阵列电容性能优化等核心挑战，实现电性参数-工艺参数-缺陷控制的全局最优解 4.技术生态构建： -打造业界领先的工艺整合技术中台，集成FMEA失效预判矩阵、SPC量产稳健性评估模型及机器学习驱动的缺陷根因溯源自愈系统，贯穿新产品平台研发全周期（需求定义→工艺开发→良率爬坡→量产导入），重塑存储技术量产范式
1. 负责DDRC需求规格分析、架构演进评估、方案设计，以及和上下游进行端到端交付； 2. 负责分析和优化DDRC子系统性能，为业务提供高带宽低延时的访存方案； 3. 负责分析和优化DDRC子系统功耗，熟悉DDRC低功耗设计，理解业务的访存功耗； 4. 负责DDRC架构演进的探索，提供满足业务诉求的高竞争力方案。