字节跳动SoC设计工程师-AI芯片
任职要求
1、微电子、计算机等相关专业本科及以上学历，5年及以上SoC设计经验； 2、熟悉SoC架构和顶层接口，有高性能或先进工艺SoC设计经验优先； 3、有扎实的RTL编程能力和设计经验； 4、熟悉IC开发流程，会使用Spyglass等基本的前端EDA工具；熟悉Python/Tcl/Perl等流程常用脚本；熟悉DDR/PCIE/Die2die/Ethernet/安全等协议和设计，有过IP集成经验优先； 5、熟悉SoC Pad、Clock/Reset、Boot-up、Debug等方面的设计；熟悉AXI等总线标准，有CPU/Fabric等IP配置方面的经验； 6、熟悉SOC low-pwer设计，熟悉芯片电源方案、Sequence、UPF等方面的优先；熟悉CPU体系结构，设计集成的优先（Riscv/Arm/x86）。
工作职责
1、负责SoC系统设计，包括：定义Spec、SoC集成、IP选型和RTL设计； 2、参与SoC的Clock/Reset/Low Power/Debug设计； 3、支持SoC验证和软件开发和调试。
-参与AI芯片的SoC架构设计与研发 -参与IP选型、SOC集成、架构设计、RTL开发等工作 -参与SOC的clock/reset/PAD/OTP/low power设计 -参与ip集成验证并且tape out等全流程
1、创新应用和模型结构分析和建模：对新MoE模型，Transformer优化模型，非Transformer模型，语音模型，视觉模型进行计算特征，访存特征，通信特征分析建模； 2、推理系统优化技术：基于应用特征，自顶向下分析推理软件栈可优化手段，从推理调度，KV Cache管理，推理引擎，算子，并行切进行协同优化； 3、模型压缩：探索低精度损失的低比特量化（如INT4/INT2量化）或稀疏化等算法，缓解大模型推理计算与内存开销； 4、长序列优化：通过序列压缩、序列并行等算法，在有限的部署资源上（如单机）实现1M甚至10M长序列高效推理； 5、提供高性能轻量级AI推理引擎：分析当前CPU执行AI推理的性能瓶颈，通过先进AI算法技术（比如Sparsicity等）和编译优化技术（auto-tiling等)，结合BW芯片众核、大带宽、高矢量的架构特征，挑战性能天花板，推动AI4Compiler技术切实落地。 【课题名称】 大模型负载分析和推理系统优化。 【课题内容】 结合端侧设备的功耗、面积和实时性限制，探索自动优化方法研究，沉淀算子、模型及应用级优化方法，识别加速最优解决方案，并能够实施自动化化优化技术研究&应用。实现计算过程中的高效协同，发挥各类计算单元的有效算力；在算力墙、内存墙、通信墙等各维度平衡取舍发挥系统综合最优性能。
1、对接需求方，进行系统性需求拆解，转化为SoC架构层面可实现的技术规格； 2、参与SoC架构的顶层设计，负责编写SoC Top规格文档； 3、参与SoC各子系统IP选型、规格定义与架构设计，确保各子系统间高效协同工作； 4、负责SoC的统一地址空间和访问关系规划，满足各子系统数据交互需求； 5、负责SoC的RAS架构设计，满足系统级可靠性指标需求；组织SoC内跨子系统其他架构问题讨论，负责相关SoC顶层方案设计； 6、参与SoC顶层集成、性能调优、功耗分析等方案设计；参与软硬件协同架构讨论，负责相关SoC硬件方案设计。
1、对接需求方，进行系统性需求拆解，转化为SoC架构层面可实现的技术规格； 2、参与SoC架构的顶层设计，负责编写SoC Top规格文档； 3、参与SoC各子系统IP选型、规格定义与架构设计，确保各子系统间高效协同工作； 4、负责SoC的统一地址空间和访问关系规划，满足各子系统数据交互需求； 5、负责SoC的RAS架构设计，满足系统级可靠性指标需求；组织SoC内跨子系统其他架构问题讨论，负责相关SoC顶层方案设计； 6、参与SoC顶层集成、性能调优、功耗分析等方案设计；参与软硬件协同架构讨论，负责相关SoC硬件方案设计。