字节跳动AI芯片研发实习生-芯片研发-筋斗云人才计划
任职要求
1、2026届及以后毕业，博士在读，计算机、电子、微电子、通信等相关专业优先； 2、熟悉计算体系结构，对典型的AI硬件加速器架构或者GPU架构有深入的了解； 3、有硬件设计思维，熟悉RTL设计或功能验证，具备扎实的编程能力，并熟悉Python/Tcl/Perl等常用脚本； 4、有扎实的科研训练功底，包括文献综述、研究方法设计、数据分析、学术写作等； 5、有较强的自学能力，沟通能力，分析能力，团队合作能力。 以下为加分项： 1、对计算机网络TCP/IP协议栈或者RDMA协议有了解； 2、了解TensorFlow、Pytorch等深度学习框架等； 3、熟悉ASIC芯片的前端设计，深入理解芯片架构和微架构设计；有CPU/NoC/高性能计算的设计经验； 4、了解以下领域之一，有项目经验优先，包括：以太网、RDMA、PCIe、DDR、AMBA等总线协议、片上/片间互联网络、先进封装等； 5、熟悉SoC架构（如业界主流的AI/CPU/GPU芯片架构等），有高性能、低功耗或先进工艺SoC设计项目经验优先； 6、熟悉芯片设计的中后端和封测流程，有相关项目经验者优先；了解AI大模型，LLM等。
工作职责
团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 课题介绍：探索电路、SoC和算法的协同架构；负责创新电路，架构和系统设计；与硬件设计团队合作，实现高协同的架构和系统设计。 研究方向：电路设计系统、芯片设计、半导体、机器学习、深度学习、计算机架构。 一、架构建模 1、负责AI芯片架构的探索与设计方案，包括计算/互联/存储等方向； 2、负责AI推理/训练系统的软硬件协同优化方案； 3、负责不同业务场景下AI模型结构和算子分析与硬件优化。 二、IP设计 1、负责数据中心内ASIC芯片的微架构探索、调研业界AI结构并完成量化分析、AI benchmark分析细化。 三、SoC设计 1、负责团队的技术视野储备。通过文献调研、技术交流、技术分享，增加团队对多个技术领域的技术积累； 2、参与软硬件协同设计，收集分析软硬件需求。平衡中后端，封装等系统限制，完成方案和IP的选择评估，确定芯片的功能特性和性能指标。参与定位并解决芯片的功能和性能问题； 3、理解系统需求，参与完成初始化流程、Debug、性能监测、异常处理等方案的制定； 4、负责SoC或子系统的架构文档撰写，完成硬件逻辑设计和优化； 5、负责SoC或子系统的执行交付工作，包括文档、代码、质量检查和其他交付件； 6、参与芯片项目完整执行过程，协助完成芯片的交付流程； 7、与封装和板级设计合作，理解系统限制，包括信号完整性、电源完整性、散热等。
团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 课题介绍：探索电路、SoC和算法的协同架构；负责创新电路，架构和系统设计；与硬件设计团队合作，实现高协同的架构和系统设计。 研究方向：电路设计系统、芯片设计、半导体、机器学习、深度学习、计算机架构。 一、架构建模 1、负责AI芯片架构的探索与设计方案，包括计算/互联/存储等方向； 2、负责AI推理/训练系统的软硬件协同优化方案； 3、负责不同业务场景下AI模型结构和算子分析与硬件优化。 二、IP设计 1、负责数据中心内ASIC芯片的微架构探索、调研业界AI结构并完成量化分析、AI benchmark分析细化。 三、SoC设计 1、负责团队的技术视野储备。通过文献调研、技术交流、技术分享，增加团队对多个技术领域的技术积累； 2、参与软硬件协同设计，收集分析软硬件需求。平衡中后端，封装等系统限制，完成方案和IP的选择评估，确定芯片的功能特性和性能指标。参与定位并解决芯片的功能和性能问题； 3、理解系统需求，参与完成初始化流程、Debug、性能监测、异常处理等方案的制定； 4、负责SoC或子系统的架构文档撰写，完成硬件逻辑设计和优化； 5、负责SoC或子系统的执行交付工作，包括文档、代码、质量检查和其他交付件； 6、参与芯片项目完整执行过程，协助完成芯片的交付流程； 7、与封装和板级设计合作，理解系统限制，包括信号完整性、电源完整性、散热等。
团队介绍：专注于探索AI和智能硬件的结合，为用户提供更自然和便捷的交互体验的研发团队，隶属于产品研发与工程架构部。作为负责AI技术应用场景探索的部门，是字节在智能硬件领域提供综合方案研究的核心部门。我们欢迎期待心怀技术理想、不断挑战技术难题的“你”的加入，和顶尖团队一起参与技术攻坚，开启更多可能。 课题介绍： 背景：目前移动端处理器均是非对称异构多核处理器（big.LITTLE架构），之前的调度器(类)大多基于Linux原生的公平调度算法CFS/EEVDF。自EAS引入后，才使调度器第一次具备了能耗感知能力，通过EM（能耗模型）来量化调度行为导致的CPU能耗变化，从而做出能耗更优的大小核调度。但随着应用生态的日益多样和CPU算力的快速升级，EAS也暴露了自身的设计不足，如： 1、EM模型参数需要通过实验室数据模拟设定，设定后无法修改； 2、不能针对不同的场景做精细化的预估和调节； 3、功耗模型应用时未考虑任务自身的的指令执行效率和特征分类，从而做出一些不恰当的选择等； 4、为了充分发挥异构多核处理器的能效优势，精准计算和指导SoC的能效优化，迫切需要结合异构硬件特性实现对CPU指令吞吐性能感知和能效动态预估，打造一个面向AI新生态和能效智能校准能力的调度器； 5、进一步的，通过对异构计算能力的指令级能耗分解，并结合未来的芯片技术发展趋势，可以实现范围更广的多算力设备联合调度和能效建模，从软硬结合的角度构造核心竞争力，将SoC能效优化推到极致。 课题挑战： 1、开销：系统中需要实时监控和统计指令特征等信息，引入的开销需要控制在最小的范围内； 2、硬件制约：部分平台，对外提供的AMU/PMU事件较少，寄存器数量有限，可能要做分时复用设计；异构多核系统以及cache的多级设定，对指令的执行效率和产生的能效有较大扰动，需要结合架构做灰盒建模； 3、复合场景：多窗口，多应用，悬浮窗等不同场景下，能耗模型的普适性和准确性； 4、复合场景：多窗口，多应用，悬浮窗等不同场景下，能耗模型的普适性和准确性。 目标： 1、游戏、动效等场景，帧率不变，功耗优化10%。
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、基于FPGA等专用硬件实现数据中心内算法及任务的加速，包括而不限于：机器学习、视频编解码、数据压缩、网络协议栈等； 2、针对数据中心内的各种应用场景，进行硬件设计、优化和验证以及FPGA开发和部署，实现任务处理的高效率、高吞吐率、低延时、低功耗，同时降低数据中心的整体成本。
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、基于FPGA等专用硬件实现数据中心内算法及任务的加速，包括而不限于：机器学习、视频编解码、数据压缩、网络协议栈等； 2、针对数据中心内的各种应用场景，进行硬件设计、优化和验证以及FPGA开发和部署，实现任务处理的高效率、高吞吐率、低延时、低功耗，同时降低数据中心的整体成本。