字节跳动ASIC验证实习生-芯片研发
任职要求
1、本科及以上学历在读，计算机、电子、微电子、通信等相关专业；
2、熟练掌握System Verilog语言；熟练使用VCS、Verdi等仿真调试工具；熟悉UVM验证平台；
3、有较强的学习能力和沟通能力…工作职责
日常实习：面向全体在校生，为符合岗位要求的同学提供为期3个月及以上的项目实践机会。 团队介绍：字节芯片研发团队目前工作主要集中在芯片设计环节，主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。与基础设施各团队之间工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、负责研发AI集群的高速互联解决方案，为各种AI芯片提供Scale-Up和Scale-Out的高性能互联，支撑AI集群扩展； 2、根据需求规格和设计方案，制定验证计划和验证方案，分解测试点，设计测试用例，搭建UT/ST的仿真验证平台； 3、编写执行测试用例，协助软硬件人员定位仿真和上板问题，记录测试过程中发现的平台和DUT问题； 4、分析回归测试结果，收集分析覆盖率，编写测试报告，对质量进行分析评估。
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、参与不同RISC-V核的性能分析与建模，深入了解并参与完整验证流程，包括Benchmark编译、SystemC或RTL仿真环境搭建和Makefile编写等工作； 2、了解并能实现RISC-V核与SoC之间的交互接口，能够使用Chisel、SystemVerilog或SystemC等方式实现接口连接模块； 3、学习并研究计算机体系结构及CPU微架构，分析和优化系统性能； 4、参与CPU核选型工作，并基于FPGA进行测试与BOOT过程的验证。
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、基于FPGA等专用硬件实现数据中心内算法及任务的加速，包括而不限于：机器学习、视频编解码、数据压缩、网络协议栈等； 2、针对数据中心内的各种应用场景，进行硬件设计、优化和验证以及FPGA开发和部署，实现任务处理的高效率、高吞吐率、低延时、低功耗，同时降低数据中心的整体成本。
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、基于FPGA等专用硬件实现数据中心内算法及任务的加速，包括而不限于：机器学习、视频编解码、数据压缩、网络协议栈等； 2、针对数据中心内的各种应用场景，进行硬件设计、优化和验证以及FPGA开发和部署，实现任务处理的高效率、高吞吐率、低延时、低功耗，同时降低数据中心的整体成本。
ByteIntern：面向2026届毕业生（2025年9月-2026年8月期间毕业），为符合岗位要求的同学提供转正机会。 团队介绍：字节芯片研发团队隶属于系统部，目前工作主要集中在芯片设计环节。该团队主要围绕字节自身业务展开芯片探索，为字节多项业务的专用场景定制硬件优化，设计多款基于先进半导体工艺的云端复杂芯片，以期提升性能、降低成本。早期若干芯片项目已经进入到量产部署阶段，有多次一版成功的投片经历，所用工艺包含多个主流的先进工艺节点。和系统部基础设施工作的整体协同，能更容易和更好地发挥芯片研发的价值。 1、参与不同RISC-V核的性能分析与建模，深入了解并参与完整验证流程，包括Benchmark编译、SystemC或RTL仿真环境搭建和Makefile编写等工作； 2、了解并能实现RISC-V核与SoC之间的交互接口，能够使用Chisel、SystemVerilog或SystemC等方式实现接口连接模块； 3、学习并研究计算机体系结构及CPU微架构，分析和优化系统性能； 4、参与CPU核选型工作，并基于FPGA进行测试与BOOT过程的验证。