理想汽车 芯片中端综合开发专家
任职要求
1、本科/硕士学位及以上，微电子/电子/计算机等相关专业毕业，5年以上相关工作经验； 2、拥有静态时序分析的经验，主导完成芯片时序收敛；参与过大型芯片时序Timing Closure相关工作；有5nm以下工艺流片经验优先； 3、熟悉SOC从RTL到GDS的完整设计流程，具备后端物理实现的技能，熟悉后端设计流程及工具； 4、熟悉业界主流EDA工具的设计方法学，能够熟练使用；DC/FC/PT/Tempus/Formality/LEC/ICCII/INOVUS 等相关设计工具； 5、熟悉Unix/Linux环境，熟练使用Tcl/Perl/Make/Python脚本编程； 6、积极主动，团结合作，有独立解决问题的能力。
工作职责
1、负责数字电路从RTL到GDSII的实现：SoC芯片中的逻辑综合，形式验证，低功耗分析优化和低功耗检查，进行时钟分析、时序约束、STA signoff等工作； 2、负责综合，Formal，低功耗分析和检查，STA等 flow 的搭建和维护； 3、配合设计完成性能功耗面积迭代优化，对接PR团队完成后端设计。
1. 负责服务器/交换机产品系统硬件设计，保证产品方案领先性、成本优势和综合竞争力，参与产品端到端交付； 2. 负责原始需求的分析、评估与分解，提前识别风险点，解决开发过程中遇到的问题； 3. 负责推动各领域按照硬件系统方案按期完成开发和测试工作，保证最终硬件系统的交付质量； 4. 负责持续跟踪和分析友商竞品的优劣势，为平头哥产品定义和设计提供参考依据； 5. 跟进业界技术发展趋势，参与平头哥芯片与硬件产品路标的规划；
1. 负责SOC芯片从RTL到NETLIST的全流程实现工作：包含SDC编写、Synthesis、Formal、CLP、Power分析、约束及网表质量检查等； 2. 与设计/DFT/后端团队紧密协作，优化芯片设计及实现方案，达到项目PPA目标； 3. 参与综合相关流程开发和完善，开发自动化脚本（Tcl/Python/perl等），提升综合流程效率及质量； 4. 负责工艺评估及导入，并持续挖掘探索工艺PPA收益红利； 5. 负责芯片memory选型，signoff标准制定、STA策略制定、定制化策略的开发及落地。
1. SOC 芯片的顶层集成与布局规划，从Netlist 到GDS，包括Chip/block level Floorplan, 时序分析，时钟数综合，IR drop分析等自动布局布线设计。 2. 建立和优化RTL2GDS flow, 精通RTL2GDS flow的各种 INPUT File。（如netlist, sdc, LEF, LIB, tech file etc., 负责数字后端设计流程的维护和完善 3. 管理和跟踪block的后端状态，识别后端风险，提供解决方案并推动消除风险； 4. 主导推动解决芯片后端实现中的关键技术难题； 5. 主导开发和改进后端实现流程和规范； 6. 从后端实现角度为芯片架构定义和设计提供支撑和改进建议；
1、参与大规模数字集成电路的前端设计、验证及综合，涵盖ISP（图像信号处理）、NPU（神经网络处理器）、通信IP（如卫星通信/Cellumar/BLE/Wi-Fi）、SOC等方向。 2、负责模块级或芯片级RTL设计、仿真验证、时序分析及功耗优化，确保满足性能、面积和功耗（PPA）目标。 3、参与芯片架构定义与微架构设计，撰写设计文档并协同算法、后端团队完成芯片交付。 4、开发验证环境（UVM/SystemVerilog），完成模块级和系统级功能验证。 5、支持FPGA原型验证及芯片量产测试，分析并解决设计中的问题。 6、参与主SoC和自有芯片的应用和验证，覆盖硬件规格制定、管脚和封装设计、单体及板级的测试开发与验收、原理图设计等。