logo of anker

安克创新SOLIX 硬件产品经理

社招全职5年以上产品经理地点:深圳状态:招聘

任职要求


1.5年以上便携储能、户外电器、房车电器或系统产品开发或规划经验; 
3.具备优秀的客户思维、商业思维…
登录查看完整任职要求
微信扫码,1秒登录

工作职责


1.负责便携储能、户外电器、房车电器等市场和客户洞察,分析客户应用场景、商业模式和需求分析; 
2.负责定义新产品、为竞争力负责,确保产品满足客户需求,获得市场成功; 
3.负责产品生命周期管理,负责产品生命周期替代计划; 
4.参与产品0到1和标杆项目拓展,输出产品竞争力和价值说明文档,与标杆客户交流;
包括英文材料
相关职位

logo of aliyun
社招5年以上技术类-开发

1. 深入理解基于NAND的固态硬盘(Solid State Drive)的固件架构和代码实现,以及NVMe驱动(内核态,用户态),Linux block IO layer的架构和实现, 基于标准NVM'e或是Zoned-Name-Space(ZNS)接口开发全闪存软硬一体存储方案,满足阿里云数据中心技术演进需要。 2. 深入理解非易失性内存(Persistent Memory)的原理,架构,控制器/固件和主机端软件实现,针对阿里云场景开发相关产品,满足阿里云业务对于Persistent Memory产品的需求。 3. 深入理解存储业务应用,对分布式文件系统,块存储,对象存储,文件存储,以及大数据平台进行深入分析,了解阿里业务情况与用户需求,制高性能,低成本存储软硬件技术和产品的发展路线。 4. 与服务器架构团队密切配合,规划机型,并落地针对块存储/对象存储/冷存储/大数据存储等各类软硬件产品。

更新于 2025-07-02成都
logo of aliyun
实习阿里云研究型实习

Stonebraker在SIGMOD上对数据库发展20年进行了回顾:尽管过去二十年间KV、NoSQL、MapReduce等技术多次对SQL系统发起挑战,但其生命力却愈发蓬勃——这种""不断兼并挑战者""的韧性,恰恰印证了关系型数据库在数据管理领域的统治力。 其根本的底层逻辑是:随着内存容量突破TB级、NVMe SSD延迟进入微秒时代,硬件工艺的指数级跃迁,曾经为性能瓶颈而生的专用数据处理系统(如OLAP、时序数据库)正呈现大一统趋势。 AI时代,人们比任何时候都更清醒地认识到——数据依然是驱动智能的核心,我们期待对底层研究富有激情的你共同探索数据处理的新范式。 1 期待你通过创新的方法实现SQL性能在新场景下的数量级的提升,将学术成果发表成CCF-A类论文,可进一步在阿里云落地和贡献给开源社区。 2 研究方向包括不限于: 1) 多模态HTAP数据分析性能加速; 2) SQL在多模态场景下的语义扩展; 3) 探索SQL执行引擎范式,突破code gen和向量化执行等上一代执行模式; 4) 针对新硬件设计新的SQL算子和数据结构。

更新于 2025-07-02杭州
logo of vivo
社招3-5年制造类

1、负责自动化设备的应用及维护,提高设备运转效率; 2、参加新产品、新设备技术评审,识别及管控产品在设备上的可制造性风险,提升新产品、新设备的导入质量; 3、对存量自动化设备进行改造改良评估并落实方案,提升设备制造能力。

更新于 2026-01-15东莞
logo of ymtc
社招3年以上工艺技术类

1. 负责存储芯片及存储系统物理实现的芯片级及系统级SI/PI分析工作 2. 端到端实现DDRx,PCIe,SATA,MPHY等高速接口方案,保证芯片及系统高速性能,负责对高速接口进行仿真及测试分析 3. 端到端实现电源完整性分析,保证芯片及系统电源性能,负责电源完整性相关仿真与测试分析 4. 负责高频高速信号测试平台的搭建,负责相关测试夹具的设计及优化 5. 负责系统级SI/PI设计定义,负责设计阶段Pre-layout 和Post-layout分析,指导进行layout设计 6. 参与产品EMI测试, 分析与整改 1. Be responsible for chip level and system level SI/PI analysis in physical implementation of memory chips and storage systems, such as SSD, UFS, EMMC, NAND… 2. End-to-end implement high-speed interface scheme such as DDRx, PCIe, SATA, MPHY; guarantee high speed chip and system performance, be responsible for high speed interface analysis with simulation and testing methods 3. End-to-end implement power integrity analysis and guarantee PI performance, be responsible for chip level and system level power integrity simulation and testing 4. Be responsible for building high frequency/high-speed signal test platforms, responsible for the relevant test fixture design and optimization 5. Be responsible for system-level SI/PI specification definition; be responsible for pre-layout and post-layout analysis in design phase; guide layout design 6. Be responsible for EMI test, analysis and optimize

更新于 2024-05-08