小米芯片PI/SI硬件工程师-实习
任职要求
任职要求：
1、硕士及以上学历，电子或者自动化相关专业背景。
2、精通传输线理论，了解实际PCB和PKG对应的传输线模型。
3、熟悉多种高速接口的协议规范（CD PHY，DDR，DP，M PHY）。
4、理解数字电路的供电需求和PI…工作职责
岗位描述： 1、芯片设计早期，通过合理的仿真，识别芯片及解决方案在高速接口和供电质量上的风险。 2、分解和落实SOC设计中的各个模块（PCB，PKG，PHY，CLOCK）的性能指标约束，并达成最终的工作性能要求。 3、参与SOC回片的高速接口测试工作，将仿真结果和实际测试结果回归一致。 4、分解和落实数字核心模块的供电相关指标，并对Die到封装到PCB的设计提出明确而的需求。 5、参与SOC回片的数字核心供电的电源质量测试，解决供电质量问题。
随着芯片功能日益复杂，芯片功能和性能越来越依赖于底层软件。作为芯片团队的一个重要部分，芯片软件团队致力于在系统层次规范和定义芯片软/硬件接口， 桥接片上模块和设备与上层软件栈，培养和构建芯片生态环境。 你将了解到CPU如何从第一条指令开始，如何通过BIOS一步步引导操作系统，你也将了解到如何将主流深度学习框架，如Tensorflow, 移植到阿里自研的芯片平台，并带来数量级的性能提升。在这里，你将了解到所有你想了解的芯片细节。 同时，参与主流开源模块的移植和开发，如UEFI/Linux/Tensorflow/RISC-V，影响并引领开源模块的发展方向。
负责模块或全芯片的物理实现，从RTL(或网表）到最终 GDSII的交付。 职责包括但不限于： 构建完整的floorplan，包括pin assignment, partition, power grid等。 制定并验证高性能低功耗时钟网络结构。执行布局和布线到收敛以满足时序，面积和功耗约束。 生成并实施 ECO 以修复timing, noise, EMIR, 以及DRC/LVS违规问题。 参与建立 CAD 和物理设计方法，协助芯片集成的流程开发。
1、使用Verilog & System Verilog编写芯片RTL代码； 2、搭建测试平台，产生测试向量验证芯片Function和Performance； 3、使用综合工具产生网表，优化时序/面积，并参与分析后端布局布线的结果； 4、使用Power分析工具优化芯片功耗； 5、开发自动化流程提高芯片设计效率。
1. 模型开发与优化：设计并实现机器学习、深度学习及大模型算法，应用于业务场景问题；主导模型训练、调参、评估及部署全流程（含分类、预测、NLP任务等）； 2. 数据处理与挖掘：构建高效数据管道，处理多源异构数据（文本、图像、时序数据等），开发特征工程方案以提升模型泛化能力； 3. 工程落地：将算法封装为API服务，使用TensorFlow/PyTorch及Flask/Django对接前后端系统，推动算法在生产环境中的稳定运行； 4. 前沿技术探索：跟踪AI领域最新进展（如多模态、强化学习、Agent技术），推进技术迭代与应用创新。