平头哥平头哥-CPU物理设计专家-北京
任职要求
电子工程/微电子/VLSI等相关专业学士或硕士，3年以上RTL2GDS项目经验； *熟悉先进工艺节点、半导体器件、超大规模集成电路、定制化库及优化工作； *具有高性能CPU物理设计经验，熟悉处理器微架构、逻辑设计和计算单元（加法器/乘法器等）等方面经验者优先； *熟悉先进的时钟树、电源规划及电源完整性方面的开发技能； *在先进工艺节点上具有相对大型设计（>10m Flops）的项目经验，具备高性能低功耗方面的优化技能经验； *熟悉DVFS、DFT、DFY、DFM者优先； 需要具备以下工具的实际使用经验: *Cadence Innovus and/or Synopsys ICC2 -> Cadence Innovus or Sy…
工作职责
作为物理设计团队的一员，你将参与打造基于先进工艺的下一代高性能服务器SoC芯片，一方面将驱动整个RTL2GDS的物理设计交付流程，包括 Floorplan, Synthesis, P&R, Timing, PI, Power 以及Sign-offs；另一方面也将专注于芯片PPA（性能、功耗、面积）的优化工作。 工作职责包括但不限于以下几个方面: * 在先进工艺节点上实现复杂的CPU模块； * 与架构师及设计人员密切合作进行PPA的优化； * 交付流程涵盖：Floor planning，physical-aware synthesis, equivalence checks, partitioning, IO assignment and IP integration, power grid, P&R, CTS, timing closure, power analysis等 * 设计和实现Timing ECO并完成tapeout 签核 （sign-offs) * 优化改进芯片物理设计流程和方法学；
你将投身于构建下一代搜推广业务的核心引擎，直面海量数据与超高并发带来的极限挑战，设计并实现革命性的图计算架构体系。你的工作将直接影响亿级用户的体验和业务的核心效率； 1:主导图计算引擎架构设计与演进： 负责搜推广业务场景下全图化引擎的核心架构设计，打造高效、灵活、可扩展的研发、交付与迭代范式，实现逻辑架构与物理架构的彻底解耦，为业务高速迭代奠定坚实基础； 2:攻坚核心能力建设与重构： 深度参与或主导分布式图计算、流式图处理、高性能通用算子库等关键能力的研发与落地；对搜推广业务核心模块进行深度业务抽象、重构与优化，提升系统可维护性与扩展性； 3:驱动极致性能优化： 负责引擎在超高并发、海量数据场景下的极限性能调优，持续攻克超低延迟、超高吞吐、最优资源利用率（CPU/GPU/内存） 等核心难题，保障系统在极端负载下的稳定与高效； 4:引领技术前沿与应用： 探索SQL优化、编译优化等领域的前沿技术，并将其应用于引擎实践中，不断提升引擎的技术壁垒和业务价值
你有机会和业界一流的CPU团队共同开发高性能CPU处理器。作为芯片设计专家，使用最先进的设计平台和工艺，开发与定义下一代CPU微架构流水线方案及实现落地，交付具备竞争力的高性能CPU产品，成长为业界稀缺的一流CPU设计架构师。岗位职责将包括以下一个或多个领域： 1. 和架构团队一起定义高性能CPU的微架构设计，满足性能指标，高速电路的时序和低功耗要求； 2. 调研业界前沿微架构设计，探索及推动落地有竞争力的实现方案； 3. 编写RTL代码实现PPA极致最优的数字电路设计； 4. 与性能分析团队一起迭代，芯片性能持续改进达到业界一流； 5. 与后端团队一起前后端深度优化，实现挑战性的芯片频率及功耗目标；
你有机会和业界一流的CPU团队共同开发高性能CPU处理器。作为芯片设计专家，使用最先进的设计平台和工艺，开发与定义下一代CPU微架构流水线方案及实现落地，交付具备竞争力的高性能CPU产品，成长为业界稀缺的一流CPU设计架构师。岗位职责将包括以下一个或多个领域： 1. 和架构团队一起定义高性能CPU的微架构设计，满足性能指标，高速电路的时序和低功耗要求； 2. 调研业界前沿微架构设计，探索及推动落地有竞争力的实现方案； 3. 编写RTL代码实现PPA极致最优的数字电路设计； 4. 与性能分析团队一起迭代，芯片性能持续改进达到业界一流； 5. 与后端团队一起前后端深度优化，实现挑战性的芯片频率及功耗目标。
1、负责并参与快手用户增长部门推荐架构开发工作，支撑高并发系统的架构设计与升级； 2、参与大规模分布式训练、推理、召回等CPU、内存密集型服务优化工作，参与样本、特征工程能力建设； 3、参与增长推荐业务全链路服务建设工作，与算法紧密合作获得线上业务收益； 4、参与问题追踪、系统抽象重构、业务提效等复杂单点问题、系统化问题的解决与实现。