智能互联达摩院-Foundation IP 高级专家-计算技术
任职要求
1. 电子工程/集成电路/计算机等相关专业硕士及以上学历，具备5年以上全定制电路/基础工艺IP设计经验
2. 深刻理解CMOS器件物理与工艺特性，具备精通的全定制电路设计与版图实现能力，熟悉匹配设计、Latch-up、ESD等可靠性要求
3. 熟练掌握Virtuoso等版图与电路设计工具，精通SPICE仿真，熟悉Calibre物理验证流程，了解STA基本…工作职责
1. 负责基础工艺IP（Foundation IP）设计与交付，包括Standard Cell、SRAM、IO及其他数模混合 IP（如CML、LDO、PVT Sensor等） 2. 深入理解并解读Foundry PDK、工艺规则与特性，与工艺厂保持紧密技术协作，分析并解决与工艺波动、可靠性（EM/IR-drop/Aging 等）相关的设计挑战 3. 针对产品目标与工艺特性进行定制化电路设计，优化 PPA（性能/功耗/面积）、工艺鲁棒性与可靠性指标，为高性能计算芯片提供定制化基础IP支撑 4. 负责IP工艺库开发与维护，包括 LIB、LEF、GDS、Verilog/Liberty 模型等，确保交付质量与一致性 5. 建立并执行严格的验证流程，包括SPICE仿真、DRC/LVS/ERC/PERC、跨PVT工艺角功能验证、可靠性验证，确保IP的功能正确性、时序完整性、物理可靠性与量产可行性 6. 输出完整的IP技术文档及使用指南，为SoC设计团队提供技术支持，保障IP的顺利集成
我们正在构建面向下一代机器人智能的具身智能大模型（Embodied Foundation Model），致力于实现机器人在真实世界中的自主感知、理解、规划与操作能力。本岗位将参与具身感知、具身规划与操作基础模型的研发，包括多模态理解、3D空间建模、机器人决策推理以及大规模仿真训练等核心方向。 你将与算法工程师、机器人系统工程师以及规控工程师团队密切合作，推动具身智能从模拟环境走向真实世界应用。 以下方向可根据候选人背景匹配（不限于）： 1. 具身感知基础模型 ○ 多模态视觉语言模型（Vision-Language Model） ○ 3D感知建模（Depth / Occupancy / NeRF / Scene Graph） ○ 视频理解与时序建模 ○ 开放世界场景理解（Open-world Perception） 2. 具身规划与决策大模型 ○ 长时序任务规划（Long-horizon Planning） ○ LLM + Robotics 推理系统 ○ Tool-use 与 Agent 系统设计 ○ 多机器人协同决策 3. 具身操作基础模型 ○ 视觉-语言-动作模型 (VLA) 以及视频-动作模型（Video-Action Model） ○ 模仿学习 (Behavior Cloning, DAgger等) ○ Offline & Online Reinforcement Learning ○ 多来源数据融合（Human + Robot + Simulation） 4. 大规模仿真与Scaling Law验证 ○ GPU大规模并行仿真 ○ Sim2Real迁移 ○ 数据生成与自动标注系统 ○ Scaling Law验证与数据效率研究 5. 推理优化与系统方向 ○ 大模型推理加速 ○ 多GPU/多节点训练 ○ 模型压缩与蒸馏 ○ 机器人端侧部署优化 岗位职责： ● 参与具身智能基础模型算法设计与研发 ● 构建机器人多模态数据训练体系 ● 推动模型在真实机器人平台上的落地验证 ● 跟踪前沿研究进展并推动技术创新 ● 与跨团队协作完成系统级集成
● 负责SOC、subsystem 逻辑综合、DFT merge、形式验证、STA signoff等工作。 ● 和前后端团队合作，完成芯片设计过程中 clock/reset方案，low power和power domain划分方案，时序收敛等工作。 ● 熟悉SDC、timing check、VCLP/CLP check，成为流片前timing质量把关人。
1. 负责top floorplan，电源网络，partition， 时钟树， IO assignment 等规划 2. 建立后端sign off spec，signoff 策略 和signoff checklist，包括STA, EM/IR, PV 等 3. 负责先进工艺中后端流程开发 4. 负责关键ip的ppa 优化 5. 与前端构架深入合作，保证构架设计可实现性与ppa 优化
候选人将负责以下任务： ‒ 参与超大规模芯片top DFT的实现及验证，包括SSN、SCAN，MBIST，BISR，BSD，SSN 等 ‒ 实现tile 上DFT的实现及验证，包括第三方PHY等DFT的集成开发 ‒ 参与先进DFT技术flow的开发验证，例如SSN、INST、Logic_Bist 等， 负责维护DFT 脚本。 ‒ 利用DFT技术辅助func实现debug。 ‒ 实现 mbist/scan disgnosis、良率分析及提升。 ‒ 实现DFT SDC 的开发并支持后端DFT timing收敛。 ‒ 生成高覆盖率低测试成本的ATE pattern，实现对pattern 的优化。