智能互联达摩院-SoC 功能建模与系统级仿真工程师-计算技术
任职要求
1. 精通C/C++ 编程，熟悉面向对象设计原则。 2. 具备使用 SystemC 或其他虚拟平台构建工具（如Synopsys Platform Architect/Cadence Virtual …
工作职责
1. 复杂系统级建模与集成 (Complex System-Level Modeling and Integration): -- 主导新型异构并行计算架构的系统级功能模型 (System-Level Functional Model) 设计与实现。 -- 负责集成各个IP模块的功能行为模型 (Behavioral Model)，构建完整的片上系统 (SoC) 虚拟平台 (Virtual Platform)，并确保模型在功能上的高保真度 (High Fidelity)。 -- 该模型将作为固件 (Firmware)、驱动程序 (Driver) 以及上层应用软件 (Application Software) 开发、预集成和早期验证的基础平台。 2. 关键IP的精确级建模 (Precise-Level Modeling for Key IP): -- 对自研或定制的关键计算IP（如NPU/DSP/专用加速器等）执行事务级 (Transaction-Level) 的比特精确功能建模 (Bit-Accurate Functional Modeling)。 -- 确保模型和设计Spec的准确性， IP级模型将作为Golden Model 用于RTL功能验证，支持算法验证和早期性能瓶颈分析。 3. 建模方法学研究与性能优化 (Modeling Methodology Research and Performance Optimization): -- 研究并引入先进的功能建模方法学和仿真技术（如**TLM 2.0/SystemC/C++**等）。 -- 专注于提升模型仿真速度 (Simulation Speed) 和吞吐量 (Throughput)，以满足大规模软件回归测试和快速迭代的需求。 -- 持续优化虚拟平台的效率 (Efficiency) 和可扩展性 (Scalability)。
1. 设计和搭建大规模芯片级验证环境，制定相关功能的验证策略。 2. 执行功能/集成/低功耗/性能验证以及门级仿真等有效的验证方法来确保性满设计满足功能和性能要求。 3. 分析和解决故障与问题，确保验证进度，交付完全验证的SOC设计。
1. 负责子系统级以及SOC级的IP集成验证: a. 负责制定验证策略，提取验证特性，完成验证计划； b. 负责搭建验证环境，创建并调试验证用例，收集并分析代码和功能覆盖率，完成网表级仿真； c. 负责验证Signoff工作，保证高速总线子系统的质量； d. 承担高速总线在EMU平台上系统大压力和场景验证，例如，跨DIE一致性，P2P, P2M等复杂压力场景的验证 2. 协同芯片设计工程师，共同完成debug工作；
本职位旨在领导和管理SoC的硬件原型验证平台（如基于FPGA或Emulation系统），确保为芯片系统级验证（System Validation）和早期软件开发（Software Bring-up）提供高效、稳定且功能完备的开发基座。对原型平台的资源策略、技术实现及团队能力建设负全面责任。 一、 原型资源战略规划与环境管理 1. 资源评估与基础设施建设：负责硬件原型验证资源（包括Cadence Palladium、Synopsys Zebu、或特定FPGA原型板如HAPS等）的技术评估、容量规划与预算管理。主导**原型验证环境（Prototyping Lab）**的搭建、维护与优化，确保原型平台资源（如功耗、散热、稳定性）高效且持续地满足项目各个阶段的验证需求。 2. 跨项目协同与资源调度：建立有效的原型资源调度机制，优化不同设计与验证团队之间的资源分配，提升原型平台的利用率与周转效率。 二、 平台移植、交付与架构演进 1. 多平台移植架构设计：规划并设计多个代际/功能原型平台（通常为2-3个并行平台）的架构移植方案、功能裁减策略和资源映射。重点关注关键子系统（如PCIe接口、DDR内存控制器、AI计算核阵列）在原型环境中的准确实现和性能匹配。 2. 版本控制与质量交付： 全面负责**原型平台的周期性交付（Version Release）**管理，确保平台版本的稳定性和可追溯性。 领导团队进行复杂硬件/软件协同问题的快速定位（Debugging）和系统级故障排除，确保原型平台的交付质量。 三、 团队能力建设与流程优化 1. 流程与规范建设：制定并完善原型平台开发、集成、测试和维护的标准化操作流程（SOP）和技术规范，提升团队的协作效率和可重复性。 2. 任务管理与绩效提升：负责团队的任务优先级划分、资源分配与进度跟踪。通过定期的技术复盘（Post-Mortem Analysis）和知识分享，推动团队成员在原型技术、调试方法及系统架构理解方面的专业成长。
本职位旨在领导和管理SoC的硬件原型验证平台（如基于FPGA或Emulation系统），确保为芯片系统级验证（System Validation）和早期软件开发（Software Bring-up）提供高效、稳定且功能完备的开发基座。对原型平台的资源策略、技术实现及团队能力建设负全面责任。 一、 原型资源战略规划与环境管理 1. 资源评估与基础设施建设：负责硬件原型验证资源（包括Cadence Palladium、Synopsys Zebu、或特定FPGA原型板如HAPS等）的技术评估、容量规划与预算管理。主导**原型验证环境（Prototyping Lab）**的搭建、维护与优化，确保原型平台资源（如功耗、散热、稳定性）高效且持续地满足项目各个阶段的验证需求。 2. 跨项目协同与资源调度：建立有效的原型资源调度机制，优化不同设计与验证团队之间的资源分配，提升原型平台的利用率与周转效率。 二、 平台移植、交付与架构演进 1. 多平台移植架构设计：规划并设计多个代际/功能原型平台（通常为2-3个并行平台）的架构移植方案、功能裁减策略和资源映射。重点关注关键子系统（如PCIe接口、DDR内存控制器、AI计算核阵列）在原型环境中的准确实现和性能匹配。 2. 版本控制与质量交付： 全面负责**原型平台的周期性交付（Version Release）**管理，确保平台版本的稳定性和可追溯性。 领导团队进行复杂硬件/软件协同问题的快速定位（Debugging）和系统级故障排除，确保原型平台的交付质量。 三、 团队能力建设与流程优化 1. 流程与规范建设：制定并完善原型平台开发、集成、测试和维护的标准化操作流程（SOP）和技术规范，提升团队的协作效率和可重复性。 2. 任务管理与绩效提升：负责团队的任务优先级划分、资源分配与进度跟踪。通过定期的技术复盘（Post-Mortem Analysis）和知识分享，推动团队成员在原型技术、调试方法及系统架构理解方面的专业成长。