地平线【2026届校招】数字芯片设计工程师
任职要求
1.微电子、集成电路、计算机，通信等相关专业；
2.熟练掌握Verilog和芯片开发流程，具备数字电路设计的基本技能；
3.具备计算机体系结构/ARM架构/总线协议/高速互联/Cache及一致性/DDR等领域经验者优先；
4.工作上积极主动，敢于挑战，能耐得寂寞长期…工作职责
1.承担地平线智能驾驶SOC关键IP的技术竞争力提升和自研落地； 2.主导SOC关键IP的方案及微架构定义，RTL自研开发和交付； 3.负责SOC系统及关键IP的PPA评估和优化，构建领先业界的竞争力； 4.参与地平线智能驾驶SOC需求规格和系统架构分析，与业界优秀架构师紧密协作； 5.与验证、实现、后端、底软紧密配合，完成芯片端到端量产交付。
1、负责先进工艺下（16nm,12nm,7nm,5nm,3nm）StdCell、SRAM library等电路定制，优化以及质量看护工作。 2、根据项目需求负责StdCell、SRAM不同PVT corner的timing library的reK工作。 3、负责制定、优化先进工艺的STA Timing Signoff策略以达成最佳PPACY。 4、对了解先进工艺制程，负责芯片的Critical Path、Htree/Mesh Clock，aging 等仿真工作。 5、辅助硅后测试分析与诊断，并完成工艺和设计方案对齐和调优工作。
1. 负责DFT的设计规划工作，比如Scan, MBIST, LBIST, BSD以及IP Test等。 2. 负责自动测试向量的生成，完成DFT仿真验证工作和debug相关的工作。 3. 负责DFT相关的SDC的集成和验证工作，支持完成时序收敛工作 4. 配合完成数字前端设计流程，比如RTL修改，Syn、FV、STA、功耗分析等； 5. 支持测试和产品团队，完成ATE test工作，良率分析，量产测试诊断相关工作。
1. 完成芯片的数字后端物理设计(Netlist to GDS out) 并tapeout； 2. 完成芯片的布局布线； 3. 负责相关的时序分析、功耗分析、电源完整性分析、信号完整性分析等； 4. 进行芯片的性能、功耗、面积、ESD等方面的优化； 5. 负责物理验证工作，包括DRC、LVS、ERC、Latchup等等。
1. 完成芯片RTL/Netlist交付并保证质量，SDC/UPF交付和检查等工作； 2. 完成芯片电路的综合，形式验证，低功耗分析验证； 3. 完成芯片的时序分析，优化以及收敛； 4. 芯片或者模块的整体PPA的达成及优化，并从PPA角度参与芯片架构设计和规划； 5. 做为前端后端的接口，支持芯片的可实现性。