地平线【2026届校招】数字芯片设计工程师
校招全职芯片序列地点：成都 | 西安状态：招聘
任职要求
1.微电子、集成电路、计算机，通信等相关专业； 2.熟练掌握Verilog和芯片开发流程，具备数字电路设计的基本技能； 3.具备计算机体系结构/ARM架构/总线协议/高速互联/Cache及一致性/DDR等领域经验者优先； 4.工作上积极主动，敢于挑战，能耐得寂寞长期稳定发展，有良好的团队合作意识和沟通能力； 成长与未来： 加入我们，你将从最具挑战的核心计算架构入手，探索和解决高性能计算难题，收获快速技术成长，与业界优秀架构师一起，全程参与高性能计算SOC从1到N的蜕变，构建世界一流的高性能智能驾驶SOC，共创智能驾驶产业的未来！
工作职责
1.承担地平线智能驾驶SOC关键IP的技术竞争力提升和自研落地； 2.主导SOC关键IP的方案及微架构定义，RTL自研开发和交付； 3.负责SOC系统及关键IP的PPA评估和优化，构建领先业界的竞争力； 4.参与地平线智能驾驶SOC需求规格和系统架构分析，与业界优秀架构师紧密协作； 5.与验证、实现、后端、底软紧密配合，完成芯片端到端量产交付。
包括英文材料
缓存+
https://hackernoon.com/the-system-design-cheat-sheet-cache
The cache is a layer that stores a subset of data, typically the most frequently accessed or essential information, in a location quicker to access than its primary storage location.
https://www.youtube.com/watch?v=bP4BeUjNkXc
Caching strategies, Distributed Caching, Eviction Policies, Write-Through Cache and Least Recently Used (LRU) cache are all important terms when it comes to designing an efficient system with a caching layer.
https://www.youtube.com/watch?v=dGAgxozNWFE
SOC+
https://www.arm.com/resources/education/books/modern-soc
The aim of this textbook is to expose aspiring and practising SoC designers to the fundamentals and latest developments in SoC design and technologies using examples of Arm Cortex-A technology and related IP blocks and interfaces.
https://www.arm.com/resources/education/education-kits/introduction-to-soc
To produce students with solid introductory knowledge on the basics of SoC design and key practical skills required to implement a simple SoC on an FPGA and write embedded programs targeted at the microprocessor to control the peripherals.
https://www.youtube.com/watch?v=dokgLSAhqHI
A key part of the digital innovation revolution has been the embrace of the SoC, or system-on-chip.
相关职位
校招芯片序列
1.承担地平线智能驾驶SOC关键IP的技术竞争力提升和自研落地； 2.主导SOC自研关键IP的验证策略及验证方案，搭建复杂IP验证环境，高质量交付； 3.负责SOC自研关键IP Freature提取、用例构建及完备性测试、覆盖率分析和收敛； 4.参与地平线智能驾驶SOC关键性能分析和迭代，探索面向高性能计算的先进验证方法学； 5.与设计、实现、后端、底软紧密配合，完成芯片端到端量产交付。
更新于 2025-06-30
校招芯片序列
1. 完成芯片的数字后端物理设计(Netlist to GDS out) 并tapeout； 2. 完成芯片的布局布线； 3. 负责相关的时序分析、功耗分析、电源完整性分析、信号完整性分析等； 4. 进行芯片的性能、功耗、面积、ESD等方面的优化； 5. 负责物理验证工作，包括DRC、LVS、ERC、Latchup等等。
更新于 2025-07-01
校招芯片序列
1. 负责DFT的设计规划工作，比如Scan, MBIST, LBIST, BSD以及IP Test等。 2. 负责自动测试向量的生成，完成DFT仿真验证工作和debug相关的工作。 3. 负责DFT相关的SDC的集成和验证工作，支持完成时序收敛工作 4. 配合完成数字前端设计流程，比如RTL修改，Syn、FV、STA、功耗分析等； 5. 支持测试和产品团队，完成ATE test工作，良率分析，量产测试诊断相关工作。
更新于 2025-07-01
校招芯片序列
1. 完成芯片RTL/Netlist交付并保证质量，SDC/UPF交付和检查等工作； 2. 完成芯片电路的综合，形式验证，低功耗分析验证； 3. 完成芯片的时序分析，优化以及收敛； 4. 芯片或者模块的整体PPA的达成及优化，并从PPA角度参与芯片架构设计和规划； 5. 做为前端后端的接口，支持芯片的可实现性。
更新于 2025-07-01