地平线NPU架构工程师
任职要求
1、硕士及以上相关专业学历，8年以上数字IC设计或架构设计背景，要求具有丰富的IP/SOC流片经验 2、有AI加速器/神经网络加速器设计实现的相关经验，有Tensor计算和Matrix计算加速器架构设计经…
工作职责
（以下一项或多项）： 1、与主架构师一起定义加速器架构，尤其是Tensor计算和Matrix计算加速器的架构 2、对计算加速器的PPA指标负责，对加速器的技术竞争力和业界领先性负责 3、对加速器进行架构建模，探索最优架构，做相应的算子性能分析和优化 4、与工具链编译器协同对加速器的可编程性和可部署性负责，提升编程开发的易用性，降低模型部署成本 5、参与规划定义关键场景，进行端到端的架构分析 6、参与AI处理器的PPA模型开发 7、参与竞争分析，输出技术方面的竞争分析结果。
1. 收集并分析典型端侧AI应用场景（如拍照录像、Agent、LLM等）的神经网络模型； 2. 选取典型端侧AI应用场景进行系统级软硬件联合验证； 3. 设计轻量化、高能效的NPU微架构，确定计算单元、控制单元、片上缓存等模块的整体架构方案； 4. 构建指令集及控制机制，支持灵活的操作控制与资源调度； 5. 设计多任务调度机制，支持边缘推理任务的优先级分配与资源共享。 【课题名称】 端侧高效推理NPU架构优化技术研究 【课题内容】 1. 结合端侧设备的功耗、面积和实时性限制，探索轻量化、高能效的NPU微架构设计； 2. 针对常见深度学习算子（卷积、矩阵乘法、注意力机制等）进行硬件友好的重新设计与加速策略研究； 3. 优化片上存储结构（如SRAM/BRAM）以支持高效的数据调度和多任务并行处理； 4. 构建高效的DMA调度机制与片外内存访问控制策略，减少数据传输瓶颈； 5. 研究端侧NPU多任务协同下的推理调度策略，支持任务优先级、时间片切换等机制。
1. 负责自研NPU芯片的系统级、微架构级建模与仿真平台的设计与实现； 2. 主导NPU架构的性能、功耗、带宽等多维度建模分析，支持架构设计空间探索与优化； 3. 结合业务需求，建立高效、可扩展的建模工具链，推动软硬件协同设计； 4. 跟踪业界前沿建模技术，推动建模方法和工具的持续创新。
职位描述： 1、理解NPU的设计Spec，完成NPU子系统的微架构设计； 2、进行NPU中重要模块比如指令队列、总线接口、DMA、线性单元等模块的设计； 3、支持验证团队和FPGA仿真团队的验证和仿真，配合验证完成覆盖率的分析与优化； 4、根据需求完成PPA优化； 5、配合FEint和PR工程师完成后端，协助后端团队解决时序和面积问题。
1. 负责芯片N代平台AI全栈能力管理，统筹AI相关硬件、软件模块的整体管控工作，牵头对接伙伴团队，建立高效的跨团队协作机制，保障各项研发、落地工作无缝衔接、稳步推进。 2. 把控端侧AI功能落地质量，紧盯性能、功耗核心指标，牵头优化AI特性实施方案，攻克软硬件适配难题，确保端侧AI功能达成最优能效表现，实现产品体验与技术指标双达标。 3. 主导中长期平台技术规划，结合行业AI发展趋势与产品战略，科学规划N+1、N+2代芯片平台的AI技术路线，布局关键核心技术，保证平台技术储备贴合未来AI发展需求，筑牢技术竞争力。 4. 规划高价值技术预研项目，深度调研前沿AI技术与芯片研发方向，筛选、立项具备长期价值的预研课题，制定合理的研发推进计划，统筹调配研发资源，实现资源高效利用，避免无效投入。 5. 跟进AI领域技术迭代、竞品动态与行业需求，及时优化平台技术方案，解决AI研发及落地过程中的重难点问题，助力芯片产品持续保持技术领先性。