长鑫存储DRAM模块项目技术经理 | DRAM Module Technical Project Manager(J15605)
任职要求
1.通信、电子工程、计算机相关专业本科以上学历; 2.5年及以上电子产品研发、设计、验证等相关工作经验，DRAM芯片类产品相关工作经验者优先; 3.了解服务器内存相关系统设计,熟悉DDR系统架构和基础的DRAM知识，有内存系统测试，ATE机台测试经验优先; 4.熟悉X86/ARM/RSIC架构，有新型模组开发验证经验者优先; 5.熟悉服务器应用系统架构，有SIPI、BIOS等工作经验者优先; 6.有超频条DIMM开发验证经验者优先; 7.较强的逻辑思维、换位思考能力，能准确把握需求，规划产品; 8.较强的沟通能力，跨部门协调能力;
工作职责
1.负责内存产品的项目技术管理，设计流程及交付件管理，产品质量管控; 2.负责产品的定义、产品feature的设计; 3.负责DIMM产品竞争力目标的评估和定义; 4.负责对接soc及customer相关module技术问题; 5.解决Module关键问题，与module PM一起确保产品高效交付;
1. 利用数据挖掘对良率分析，失效分析以找出根本原因，提升产品良率。 2. 与测试以及产品工程师合作，制定工程实验计划与分析实验结果，撰写实验报告 3. 与制程以及设备工程师合作，监控产线数据，优化测试流程 4. 处理产品异常事件与改善项目追踪 5. 协助产品失效分析以及产品失效数据共性分析
1.同硬件、软件工程师共同完成项目撰写、项目计划制定、系统功能定义及功能分解； 2.同硬件、软件工程师共同完成FPGA的设计、验证工作 3.负责基于FPGA的DRAM相关IP的开发和测试 4.负责完成FPGA系统以及外围模块的测试用例设计；
1、负责特定技术节点或特定产品的Array/CMOS device 性能优化工作，达成产品性能、良率及可靠性目标； 2、针对电性失效（Electrical Failure）和良率损失（Yield Loss），定位问题根源（Root Cause），通过工艺优化或测试调整解决问题； 3、设计并执行整合层级的实验（DOE），优化整体Array 制程条件； 4、与产品工程师（Product Engineer）、良率工程师（Yield Engineer）、设计部门（Design）紧密合作，进行产品性能调试（Debug）和良率提升（Yield Improvement）。
1、负责特定技术节点或特定产品的CMOS device 性能优化工作，达成产品性能、良率及可靠性目标。 2、针对电性失效（Electrical Failure）和良率损失（Yield Loss），定位问题根源（Root Cause），通过工艺优化或测试调整解决问题。 3、设计并执行整合层级的实验（DOE），优化整体CMOS 制程条件。 4、与产品工程师（Product Engineer）、良率工程师（Yield Engineer）、设计部门（Design）紧密合作，进行产品性能调试（Debug）和良率提升（Yield Improvement）。"